虫虫虫开发者社区

上传资源

采用VHDL语言设计了一个打铃系统。该系统已经调试

VHDL/FPGA/Verilog 6 K 74 次下载 2017-03-04

资源详细信息

文件格式

RAR

文件大小

6 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2017-03-04 10:56

下载统计

74 次

所需积分

2 积分

采用VHDL语言设计了一个打铃系统。该系统已经调试 - 资源详细说明

采用VHDL语言设计了一个打铃系统。该系统已经调试，可适当参考。

采用VHDL语言设计了一个打铃系统。该系统已经调试 - 源码文件列表

本资源包含 10 个源码文件支持在线预览，点击文件名即可查看

1

adder.vhd

2

decoder.vhd

3

ring.vhd

4

counter6.vhd

5

counter104.vhd

6

pulse.vhd

7

and2.vhd

8

counter2.vhd

9

sztop.vhd

10

counter10.vhd

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载采用VHDL语言设计了一个打铃系统。该系统已经调试

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#VHDL #打铃系统 #数字逻辑 #FPGA设计

相关VHDL/FPGA/Verilog资源推荐