应用vhdl语言进行加法器的设计

相 关 资 源

• 应用vhdl语言进行加法器的设计免费下载

  资源简介：应用vhdl语言进行加法器的设计，比较器的设计，随着vhdl语言的应用越来越广泛，其重要性也更加明确。希望对大家有所帮助。

  标签： vhdl 语言 加法器

  上传时间： 2015-11-11

  上传用户：gut1234567

• 用vhdl语言设计CPU中的一部分：加法器的设计免费下载

  资源简介：用vhdl语言设计CPU中的一部分：加法器的设计，包括多种加法器的设计方法！内容为英文

  标签： vhdl CPU 语言 分

  上传时间： 2015-06-11

  上传用户：xiaohuanhuan

• 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。免费下载

  资源简介：用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

  标签： Verilog HDL 全加器 语言

  上传时间： 2015-05-01

  上传用户：zukfu

• 利用 vhdl 语言进行串行通信设计是一种很有效的方法 ,其原理简单 ,可靠性高 ,又可以根据需要自行设定传输速率 ,与传统的串行通信设计相比具有独特的优势.文章还对在软件开发过程中应注意的事项作 免费下载

  资源简介：利用 vhdl 语言进行串行通信设计是一种很有效的方法 ,其原理简单 ,可靠性高 ,又可以根据需要自行设定传输速率 ,与传统的串行通信设计相比具有独特的优势.文章还对在软件开发过程中应注意的事项作 了说明.

  标签： vhdl 串行 通信设计 语言

  上传时间： 2017-08-31

  上传用户：zhuyibin

• 基于vhdl语言 智力抢答器的设计 本人的课程设计免费下载

  资源简介：基于vhdl语言 智力抢答器的设计 本人的课程设计

  标签： vhdl 语言 抢答器

  上传时间： 2013-08-27

  上传用户：CHINA526

• 超前进位加法器的设计免费下载

  资源简介：超前进位加法器的设计

  标签： 进位 加法器

  上传时间： 2013-10-19

  上传用户：shen_dafa

• vhdl 测试向量含测试向量（Test Bench）和波形产生：vhdl实例---相应加法器的测试向量（test bench).txt免费下载

  资源简介：vhdl 测试向量含测试向量（Test Bench）和波形产生：vhdl实例---相应加法器的测试向量（test bench).txt

  标签： Bench bench vhdl Test

  上传时间： 2015-05-13

  上传用户：天涯

• 用vhdl 语言描述频率计的设计免费下载

  资源简介：用vhdl 语言描述频率计的设计，其开发均在FPGA中

  标签： vhdl 语言 频率计

  上传时间： 2013-12-24

  上传用户：change0329

• VHD设计实例8位加法器的设计分频电路数字秒表的设计免费下载

  资源简介：VHD设计实例8位加法器的设计分频电路数字秒表的设计

  标签： VHD 8位 设计实例 加法器

  上传时间： 2014-08-09

  上传用户：yyq123456789

• 用vhdl语言实现序列检测器的设计 这是学习vhdl语言的经典例子免费下载

  资源简介：用vhdl语言实现序列检测器的设计 这是学习vhdl语言的经典例子

  标签： vhdl vhdl 语言 序列

  上传时间： 2014-11-29

  上传用户：hzy5825468

• 基于vhdl语言 智力抢答器的设计 本人的课程设计免费下载

  资源简介：基于vhdl语言 智力抢答器的设计 本人的课程设计

  标签： vhdl 语言 抢答器

  上传时间： 2014-01-24

  上传用户：1109003457

• 在c++应用matlab语言进行图像压缩的程序免费下载

  资源简介：在c++应用matlab语言进行图像压缩的程序

  标签： matlab 语言 图像压缩 程序

  上传时间： 2014-01-22

  上传用户：lizhen9880

• 实现一位加法器的设计免费下载

  资源简介：实现一位加法器的设计，假设输入参数为A,B，则输出为A,B的和

  标签： 加法器

  上传时间： 2017-01-01

  上传用户：baiom

• 1 8位加法器的设计 2 分频电路 3 数字秒表的设计免费下载

  资源简介：1 8位加法器的设计 2 分频电路 3 数字秒表的设计

  标签： 8位 加法器 分频电路 数字秒表

  上传时间： 2014-01-02

  上传用户：hn891122

• ALU加法器的设计免费下载

  资源简介：ALU加法器的设计，实现带进位的加法运算！

  标签： ALU 加法器

  上传时间： 2014-07-20

  上传用户：ruixue198909

• 应用vhdl语言编写交通灯的控制程序。 熟悉该语言的基本用法。免费下载

  资源简介：应用vhdl语言编写交通灯的控制程序。 熟悉该语言的基本用法。

  标签： vhdl 语言 编写 交通灯

  上传时间： 2014-11-28

  上传用户：gut1234567

• 用vhdl语言实现交通灯的设计,并与硬件相连接.免费下载

  资源简介：用vhdl语言实现交通灯的设计,并与硬件相连接.

  标签： vhdl 语言 交通灯 硬件

  上传时间： 2013-12-26

  上传用户：思琦琦

• Ripple Adder: 16-bit 全加,半加及ripple adder的设计及vhdl程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方免费下载

  资源简介：Ripple Adder: 16-bit 全加,半加及ripple adder的设计及vhdl程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及vhdl程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及vhdl程序

  标签： Adder Ripple ripple Carry

  上传时间： 2015-05-13

  上传用户：我们的船长

• 基于FPGA模糊控制器的设计免费下载

  资源简介：本文针对目前国内外基于FPGA实现模糊控制器的理论、EDA软件工具的使用以及FPGA 技术的发展，对模糊控制器的设计作了有益的探索，并达到了预期的实验效果。文章综述了模糊控制理论的产生、发展、应用现状以及今后的发展方向；介绍了模糊逻辑、模糊控制的基本原...

  标签： FPGA 模糊控制器

  上传时间： 2013-04-24

  上传用户：003030

• FPU加法器的设计与实现免费下载

  资源简介：浮点运算器的核心运算部件是浮点加法器，它是实现浮点指令各种运算的基础，其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法，通过vhdl语言在QuartusII中进行设计和验证，此加法器通过状态机控制运算，有...

  标签： FPU 加法器

  上传时间： 2014-01-18

  上传用户：xauthu

• 可编程逻辑系统的vhdl设计技术,该本书首先对vhdl语言进行了阐述,然后用alter公司的产品进行举例!免费下载

  资源简介：可编程逻辑系统的vhdl设计技术,该本书首先对vhdl语言进行了阐述,然后用alter公司的产品进行举例!

  标签： vhdl alter 可编程 举例

  上传时间： 2014-11-26

  上传用户：dbs012280

• vhdl语言100例详解。详细讲解了用vhdl语言进行数字电路和数字系统设计的知识。用100个实例免费下载

  资源简介：vhdl语言100例详解。详细讲解了用vhdl语言进行数字电路和数字系统设计的知识。用100个实例，不仅进行基础的门电路设计，而且还有较为复杂的数字系统设计。这些实例可以直接被调用。

  标签： vhdl 100 语言 数字电路

  上传时间： 2014-01-07

  上传用户：lhw888

• 用vhdl语言设计CPU中的一部分：乘法器的设计免费下载

  资源简介：用vhdl语言设计CPU中的一部分：乘法器的设计，包括多种乘法器的设计方法！内容为英文

  标签： vhdl CPU 语言 分

  上传时间： 2015-06-11

  上传用户：450976175

• 浮点加法器的vhdl算法设计 浮点加法器的vhdl算法设计免费下载

  资源简介：浮点加法器的vhdl算法设计 浮点加法器的vhdl算法设计

  标签： vhdl 浮点 加法器 算法设计

  上传时间： 2014-01-12

  上传用户：z754970244

• 用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容免费下载

  资源简介：用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容

  标签： vhdl 语言 并行 加法器

  上传时间： 2016-10-26

  上传用户：xg262122

• 收集的数字锁相环设计相关文章多篇.主要采用vhdl语言进行设计.免费下载

  资源简介：收集的数字锁相环设计相关文章多篇.主要采用vhdl语言进行设计.

  标签： vhdl 数字锁相环 语言

  上传时间： 2014-12-06

  上传用户：kytqcool

• 基于eda中vhdl语言的一位全加器的设计免费下载

  资源简介：基于eda中vhdl语言的一位全加器的设计，详细的设计过程和实验现象，相互学习

  标签： vhdl eda 语言 全加器

  上传时间： 2014-01-15

  上传用户：baiom

• RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计免费下载

  资源简介：RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计

  标签： CORDIC FIFO 204 188

  上传时间： 2017-01-24

  上传用户：缥缈

• 使用vhdl语言进行数字锁相环的设计免费下载

  资源简介：使用vhdl语言进行数字锁相环的设计，pdf格式，可以打开

  标签： vhdl 语言 数字锁相环

  上传时间： 2014-10-31

  上传用户：努力努力再努力

• 使用vhdl语言进行设计DPLL（数字锁相环）的相关文件免费下载

  资源简介：使用vhdl语言进行设计DPLL（数字锁相环）的相关文件

  标签： vhdl DPLL 语言 数字锁相环

  上传时间： 2013-12-24

  上传用户：Miyuki