运用VHDL语言实现四位超前进位加法器。

相 关 资 源

• 运用VHDL语言实现四位超前进位加法器。免费下载

  资源简介：运用VHDL语言实现四位超前进位加法器。

  标签： VHDL 语言 加法器 进位

  上传时间： 2017-07-18

  上传用户：66666

• 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： verilog 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• 通过VHDL语言实现四位无符号数的加法免费下载

  资源简介：通过VHDL语言实现四位无符号数的加法，四位拨位置数，用数码管输出结果

  标签： VHDL 语言 符号 加法

  上传时间： 2013-12-21

  上传用户：wfeel

• 运用VHDL语言实现的免费下载

  资源简介：运用VHDL语言实现的，功能是实现可控计数器。

  标签： VHDL 语言

  上传时间： 2013-12-30

  上传用户：410805624

• 11,13,16位超前进位加法器的Verilog HDL源代码。免费下载

  资源简介：11,13,16位超前进位加法器的Verilog HDL源代码。

  标签： Verilog HDL 11 13

  上传时间： 2013-12-28

  上传用户：ouyangtongze

• 十六位超前进位加法器免费下载

  资源简介：十六位超前进位加法器，Verilog HDL

  标签： 十六位 加法器 进位

  上传时间： 2015-09-21

  上传用户：wff

• 8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定免费下载

  资源简介：8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位

  标签： 进位 8位 加法器

  上传时间： 2016-04-25

  上传用户：王小奇

• 基于Verilog HDL的16位超前进位加法器 分为3个功能子模块免费下载

  资源简介：基于Verilog HDL的16位超前进位加法器 分为3个功能子模块

  标签： Verilog HDL 进位 加法器

  上传时间： 2014-01-07

  上传用户：yyyyyyyyyy

• Verilog写的 8 位超前进位加法器免费下载

  资源简介：Verilog写的 8 位超前进位加法器

  标签： Verilog 进位 加法器

  上传时间： 2017-07-01

  上传用户：hustfanenze

• 用VHDL语言设计CPU中的一部分：加法器的设计免费下载

  资源简介：用VHDL语言设计CPU中的一部分：加法器的设计，包括多种加法器的设计方法！内容为英文

  标签： VHDL CPU 语言 分

  上传时间： 2015-06-11

  上传用户：xiaohuanhuan

• 超前进位加法器是通常数字设计所必备的免费下载

  资源简介：超前进位加法器是通常数字设计所必备的，本程序为32位超前进位加法器

  标签： 进位 加法器 数字设计

  上传时间： 2016-11-23

  上传用户：fredguo

• 32位单精度浮点加法器免费下载

  资源简介：32位单精度浮点加法器。进行用加法运算，仿真输出

  标签： 精度 浮点 加法器

  上传时间： 2013-04-24

  上传用户：x4587

• Quartus2实现的四位进制并行加法器 用VHDL语言实现免费下载

  资源简介：Quartus2实现的四位进制并行加法器 用VHDL语言实现

  标签： Quartus2 VHDL 进制 并行

  上传时间： 2016-05-30

  上传用户：yzhl1988

• VHDL实现的超前进位加法器免费下载

  资源简介：VHDL实现的超前进位加法器

  标签： VHDL 进位 加法器

  上传时间： 2015-03-04

  上传用户：leehom61

• 用Verilog语言实现了一个8bit的超前进位加法器免费下载

  资源简介：用Verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。

  标签： Verilog 8bit 语言 加法器

  上传时间： 2013-12-19

  上传用户：alan-ee

• 超前进位加法器得VHDL实现小点资料代码免费下载

  资源简介：超前进位加法器得VHDL实现小点资料代码

  标签： VHDL 进位 加法器 代码

  上传时间： 2016-02-06

  上传用户：gaojiao1999

• 介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。免费下载

  资源简介：介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。

  标签： Altera 8421 CPLD VHDL

  上传时间： 2016-11-03

  上传用户：manking0408

• 用VHDL语言设计四位全加器免费下载

  资源简介：用VHDL语言设计四位全加器，有低位进位和高位进位。

  标签： VHDL 语言 全加器

  上传时间： 2013-12-26

  上传用户：6546544

• VHDL语言100例 VHDL学习资料VHDL 编程要点VHDL编程心得体会: 100VHDL例子免费下载

  资源简介：VHDL语言100例 VHDL学习资料VHDL 编程要点VHDL编程心得体会:100VHDL例子VHDL 编程要注意问题.docVHDL——按键消抖.docVHDL电路简化.docVHDL编程心得体会.pdfvhd开发的官方手册.pdf第1例 带控制端口的加法器第2例 无控制端口的加法器第3例 乘法器第4例 比较器...

  标签： VHDL

  上传时间： 2021-10-21

  上传用户：ttalli

• VHDL语言实现的16位快速乘法器免费下载

  资源简介：VHDL语言实现的16位快速乘法器

  标签： VHDL 语言 乘法器

  上传时间： 2013-11-30

  上传用户：yd19890720

• 16位1024点FFT的VHDL语言实现免费下载

  资源简介：16位1024点FFT的VHDL语言实现

  标签： 1024 VHDL FFT 语言

  上传时间： 2013-11-29

  上传用户：凤临西北

• 1024点８位FFT的VHDL语言实现方式免费下载

  资源简介：1024点８位FFT的VHDL语言实现方式，大家可以参考一下。

  标签： 1024 VHDL FFT 语言

  上传时间： 2015-06-09

  上传用户：lijinchuan

• 利用VHDL语言实现8位到32位的双向数据转换免费下载

  资源简介：利用VHDL语言实现8位到32位的双向数据转换

  标签： VHDL 8位 语言 数据转换

  上传时间： 2014-01-26

  上传用户：www240697738

• 一个超前进位加法器的Verilog实现免费下载

  资源简介：一个超前进位加法器的Verilog实现，内含测试文件，可以综合，非常有参考价值

  标签： Verilog 进位 加法器

  上传时间： 2014-01-04

  上传用户：stella2015

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用...

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2014-01-02

  上传用户：LIKE

• 两个4bit超前进位加法器实现8bit加法器免费下载

  资源简介：两个4bit超前进位加法器实现8bit加法器

  标签： 4bit 8bit 加法器 进位

  上传时间： 2016-06-20

  上传用户：zhaiye

• 八位乘法器VHDL语言实现。使用的工具的ISE7.1免费下载

  资源简介：八位乘法器VHDL语言实现。使用的工具的ISE7.1，实现八乘八的位相乘。

  标签： VHDL ISE 7.1 乘法器

  上传时间： 2014-01-17

  上传用户：13517191407

• 用VHDL语言实现4位乘法器免费下载

  资源简介：用VHDL语言实现4位乘法器，已被测试过，可参考使用

  标签： VHDL 语言 乘法器

  上传时间： 2017-07-09

  上传用户：洛木卓

• 用VHDL语言实现0--100范围内简单计算器功能的源代码免费下载

  资源简介：用VHDL语言实现0--100范围内简单计算器功能的源代码，包括加减乘除四种运算功能

  标签： VHDL 100 语言 计算器

  上传时间： 2015-11-04

  上传用户：bibirnovis

• VHDL语言实现的穿行通讯免费下载

  资源简介：VHDL语言实现的穿行通讯，可实现闭环操作，通讯过程中每个bit位采样3次，保证数据准确。

  标签： VHDL 语言 通讯

  上传时间： 2014-01-13

  上传用户：ynsnjs