使用VHDL语言进行数字锁相环的设计

使用VHDL语言进行的数字锁相环的设计，里面有相关的文件，可以使用MUX+PLUS打开

提供《使用VHDL语言进行设计DPLL（数字锁相环）的相关文件》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 219 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 9844 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 776 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《一种改进的全数字锁相环设计 一种改进的全数字锁相环设计》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 101 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《介绍了如何使用数字锁相环,如何用VHDL实现数字锁相环》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 63 K），包含相关硬件原理图参考、开发文档或源代码工程。