使用VHDL语言进行设计DPLL（数字锁相环）的相关文件

相 关 资 源

• 使用VHDL语言进行设计DPLL（数字锁相环）的相关文件免费下载

  资源简介：使用VHDL语言进行设计DPLL（数字锁相环）的相关文件

  标签： VHDL DPLL 语言 数字锁相环

  上传时间： 2013-12-25

  上传用户：Miyuki

• 本系统使用VHDL语言进行设计免费下载

  资源简介：本系统使用VHDL语言进行设计，采用自上向下的设计方法。目标器件选用Xilinx公司的FPGA器件，并利用Xilinx ISE 7.1 进行VHDL程序的编译与综合，然后用Modelsim Xilinx Edition 6.1进行功能仿真和时序仿真。

  标签： VHDL 语言

  上传时间： 2016-01-21

  上传用户：541657925

• 全数字锁相环电路的研制免费下载

  资源简介：全数字锁相环电路的研制，使用的是VHDL语言

  标签： 全数字 锁相环电路

  上传时间： 2017-02-02

  上传用户：坏天使kk

• 1、数字锁相环的单片机代码。 2、单片机与数字锁相环MC145152的应用系统的设计与实现。免费下载

  资源简介：1、数字锁相环的单片机代码。 2、单片机与数字锁相环MC145152的应用系统的设计与实现。

  标签： 145152 数字锁相环 MC 单片机代码

  上传时间： 2016-11-26

  上传用户：410805624

• 基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型免费下载

  资源简介：基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型，并用SIMULINK对数字锁相环的仿真模型进行仿真。　

  标签： Top-down MATLAB 锁相环 建模方法

  上传时间： 2014-01-15

  上传用户：大三三

• 关于数字锁相环方面的代码,觉得还可以免费下载

  资源简介：关于数字锁相环方面的代码,觉得还可以，或许对大家有用

  标签： 数字锁相环 代码 方面

  上传时间： 2017-03-07

  上传用户：lz4v4

• 使用VHDL语言进行数字锁相环的设计免费下载

  资源简介：使用VHDL语言进行数字锁相环的设计，pdf格式，可以打开

  标签： VHDL 语言 数字锁相环

  上传时间： 2014-11-01

  上传用户：努力努力再努力

• 使用VHDL语言进行的数字锁相环的设计免费下载

  资源简介：使用VHDL语言进行的数字锁相环的设计，里面有相关的文件，可以使用MUX+PLUS打开

  标签： VHDL 语言 数字锁相环

  上传时间： 2014-06-29

  上传用户：lanhuaying

• 收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.免费下载

  资源简介：收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.

  标签： VHDL 数字锁相环 语言

  上传时间： 2014-12-07

  上传用户：kytqcool

• 智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信免费下载

  资源简介：智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信

  标签： VHDL CPLD 全数字 串行通信

  上传时间： 2014-01-08

  上传用户：weiwolkt

• 用一片CPLD实现数字锁相环,用VHDL或V语言.rar免费下载

  资源简介：用一片CPLD实现数字锁相环,用VHDL或V语言

  标签： CPLD VHDL 数字锁相环

  上传时间： 2013-05-27

  上传用户：hewenzhi

• 应用VHDL技术设计嵌入式全数字锁相环路的方法免费下载

  资源简介：介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。

  标签： VHDL 嵌入式 全数字 锁相环路

  上传时间： 2013-08-11

  上传用户：yare

• 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。免费下载

  资源简介：比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。

  标签： VHDL 比较 全数字 分

  上传时间： 2013-12-24

  上传用户：362279997

• 用一片CPLD实现数字锁相环,用VHDL或V语言.免费下载

  资源简介：用一片CPLD实现数字锁相环,用VHDL或V语言.

  标签： CPLD VHDL 数字锁相环 语言

  上传时间： 2013-12-15

  上传用户：dsgkjgkjg

• 用一片CPLD实现数字锁相环,用VHDL或V语言.免费下载

  资源简介：用一片CPLD实现数字锁相环,用VHDL或V语言.

  标签： CPLD VHDL 数字锁相环 语言

  上传时间： 2013-12-24

  上传用户：l254587896

• 用一片CPLD实现数字锁相环,用VHDL或V语言.免费下载

  资源简介：用一片CPLD实现数字锁相环,用VHDL或V语言.

  标签： CPLD VHDL 数字锁相环 语言

  上传时间： 2014-01-07

  上传用户：金宜

• 介绍了如何使用数字锁相环,如何用VHDL实现数字锁相环免费下载

  资源简介：介绍了如何使用数字锁相环,如何用VHDL实现数字锁相环

  标签： VHDL 数字锁相环 如何使用

  上传时间： 2013-12-29

  上传用户：huql11633

• 数字锁相环的源代码。用硬件编程语言VHDL编写。免费下载

  资源简介：数字锁相环的源代码。用硬件编程语言VHDL编写。

  标签： VHDL 数字锁相环 源代码 硬件编程

  上传时间： 2014-01-02

  上传用户：jackgao

• 基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !免费下载

  资源简介：基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !

  标签： VHDL hehe 全数字 锁相环

  上传时间： 2015-12-18

  上传用户：hgy9473

• 国外一篇很好的数字锁相环（PLL）设计文档（解压后PLL.pdf）免费下载

  资源简介：国外一篇很好的数字锁相环（PLL）设计文档（解压后PLL.pdf），不可不看呦！

  标签： PLL 数字锁相环 文档

  上传时间： 2016-08-10

  上传用户：dengzb84

• 该程序实现的功能是数字锁相环的设计。源代码可以直接进行仿真试验◎免费下载

  资源简介：该程序实现的功能是数字锁相环的设计。源代码可以直接进行仿真试验◎

  标签： 程序 数字锁相环 仿真试验 源代码

  上传时间： 2016-08-12

  上传用户：璇珠官人

• 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法免费下载

  资源简介：介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。

  标签： VHDL 嵌入式 全数字 锁相环路

  上传时间： 2017-05-11

  上传用户：Divine

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致,...

  标签： PLL 数字锁相环 接收 数字

  上传时间： 2013-12-31

  上传用户：hphh

• 数字锁相环DPLL源程序免费下载

  资源简介：数字锁相环DPLL源程序，用cpld编写，展开后文件比较多，大家请耐心使用。谢谢，多多支持

  标签： DPLL 数字锁相环 源程序

  上传时间： 2013-12-20

  上传用户：zl5712176

• 针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电免费下载

  资源简介：针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利 用仿真波形验证该设计的合理性和有效性。整...

  标签： FPGA 297 HCT 高频感应

  上传时间： 2014-01-11

  上传用户：AbuGe

• 基于FPGA的全数字锁相环设计免费下载

  资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想

  标签： FPGA 全数字 锁相环

  上传时间： 2013-08-13

  上传用户：fqscfqj

• 基于FPGA设计数字锁相环免费下载

  资源简介：基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

  标签： FPGA 数字锁相环

  上传时间： 2013-08-19

  上传用户：Huge_Brother

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

  标签： 数据 Q5 PLL 输入

  上传时间： 2014-06-09

  上传用户：daguda

• 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench免费下载

  资源简介：用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

  标签： vhd testbench pllTB VHDL

  上传时间： 2014-01-20

  上传用户：zwei41

• 数字锁相环DPLL实例程序免费下载

  资源简介：数字锁相环DPLL实例程序，帮助理解PLL的结构和详细原理

  标签： DPLL 数字锁相环 实例程序

  上传时间： 2014-08-14

  上传用户：saharawalker