欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设
收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.
VHDL/FPGA/Verilog
9844 K
29 次下载
2014-12-07
资源详细信息
文件格式
RAR
文件大小
9844 K
资源分类
VHDL/FPGA/Verilog
上传者
lanyunhan
发布时间
2014-12-07 00:54
下载统计
29
次
所需积分
2 积分
收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计. - 资源详细说明
收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.
收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计. - 源码文件列表
本资源包含 10 个源码文件
支持在线预览,点击文件名即可查看
1
带时延数字锁相环的稳定设计.caj
查看源码
2
awgn下平方环和科斯塔斯环的性能仿真分析.pdf
查看源码
3
基于多码元参考相位估值的dpsk解调算法.pdf
查看源码
4
analysis and processing of lmf_costas stepped frequency radar signal.pdf
查看源码
5
a基于fpga的数字costas锁相环路的设计.pdf
查看源码
6
wcdma中继器工作频率载频设定探讨.pdf
查看源码
7
400mhzpsk卫星通信调制器的设计.pdf
查看源码
8
一种低复杂度的数字鉴频器.pdf
查看源码
9
hsp50210在软件无线电中的应用.pdf
查看源码
10
research of homodyne optical fiber communication system and asociated technologies.pdf
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#数字锁相环
#VHDL
#FPGA
#时钟同步
#频率合成
相关VHDL/FPGA/Verilog资源推荐
1
收集的
数字锁相环
设计相关文章多篇.主要采用
VHDL
语言进行设计.
收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计....
2014-12-07
29 次
1112 浏览
2
使用
VHDL
语言进行设计DPLL(
数字锁相环
)的相关文件
使用VHDL语言进行设计DPLL(数字锁相环)的相关文件...
2013-12-25
83 次
1105 浏览
3
使用
VHDL
语言进行
数字锁相环
的设计
使用VHDL语言进行数字锁相环的设计,pdf格式,可以打开...
2014-11-01
65 次
1100 浏览
4
使用
VHDL
语言进行的
数字锁相环
的设计
使用VHDL语言进行的数字锁相环的设计,里面有相关的文件,可以使用MUX+PLUS打开...
2014-06-29
21 次
1090 浏览
5
数字锁相环
设计
数字锁相环设计,深入了解锁相环设计,对于想要了解锁相环内部机理的朋友是很有帮助的...
2017-04-08
116 次
1078 浏览
6
一种改进的全
数字锁相环
设计 一种改进的全
数字锁相环
设计
一种改进的全数字锁相环设计 一种改进的全数字锁相环设计...
2013-12-24
119 次
1096 浏览
7
全
数字锁相环
设计
难得一见的全数字锁相环完整设计资料,聚焦大频偏与低信噪比场景下的性能优化,融合模拟环路分析方法,提炼出高效可靠的数字实现方案,是通信与信号处理领域的技术精华。...
2026-01-09
2 次
92 浏览
8
一篇关于
数字锁相环
的很好的文章
一篇关于数字锁相环的很好的文章,费了很大力气才搞到的...
2013-12-30
166 次
1132 浏览
9
全
数字锁相环
的设计
全数字锁相环的设计 有需要的朋友下来看看...
2023-01-29
8 次
1211 浏览
10
智能全
数字锁相环
的设计用
VHDL
语言在CPLD上实现串行通信
智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信...
2014-01-08
200 次
1105 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源