虫虫虫开发者社区

上传资源

基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的

VHDL/FPGA/Verilog 1161 K 165 次下载 2014-08-12

资源详细信息

文件格式

RAR

文件大小

1161 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2014-08-12 07:45

下载统计

165 次

所需积分

2 积分

基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的 - 资源详细说明

基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的

基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的 - 源码文件列表

本资源包含 100 个源码文件支持在线预览，点击文件名即可查看

1

qep_data_bus.sim.rpt

2

qep_data_bus.fit.summary

3

clk_gen.v

4

qep_data_bus.qsf

5

qep_data_bus.vwf

6

io_port.v

7

qep_data_bus_debug.stp

8

qep4.v

9

test.ptf.bak

10

qep_data_bus.pin

11

qep_data_bus.sof

12

serv_req_info.txt

13

qep_data_bus.cdf

14

clk_4.v

15

qep_data_bus.tan.rpt

查看完整源码列表 (共 100 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载基于地址总线接口的四倍频编码器信号接口的 FPGA实现 V

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#FPGA #编码器接口 #Verilog HDL

相关VHDL/FPGA/Verilog资源推荐