4位可逆计数器：将50MHz的时钟进行 分频后的结果作为时钟控制，根据输入进行条件判断，再通过设置一个四位的向量将结果输出，利用数码管显示在实验板上
资源简介：4位可逆计数器：将50MHz的时钟进行 分频后的结果作为时钟控制，根据输入进行条件判断，再通过设置一个四位的向量将结果输出，利用数码管显示在实验板上
上传时间： 2017-06-18
上传用户：lanjisu111
资源简介：数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间： 2016-10-13
上传用户：wangzhen1990
资源简介：数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间： 2013-12-11
上传用户：黑漆漆
资源简介：本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA
上传时间： 2015-11-27
上传用户：tyler
资源简介：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
上传时间： 2013-09-03
上传用户：pioneer_lvbo
资源简介：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
上传时间： 2015-04-09
上传用户：凌云御清风
资源简介：一个基于CPLD/FPGA的半整数分频器的设计的文档资料
上传时间： 2016-07-13
上传用户：CHENKAI
资源简介：利用FPGA进行分频期的设计，包括小数，分数等分频
上传时间： 2017-07-17
上传用户：lhc9102
资源简介：该文档为FPGA_ASIC-基于CPLD、FPGA的半整数分频器的设计讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-02-26
上传用户：slq1234567890
资源简介：了解减法分频电路的设计。 （2）内容：分析例2.8程序的原理，给出其仿真结果，说明语句的功能。可以改变程序中的分频比。引脚锁定可参考图2.9。 （3）说明：将CLK2的跳线冒连在2Hz上 。LED1指示输入频率，LED2分频后的结果。可以看到LED1每闪烁6下，LED2闪...
上传时间： 2013-12-20
上传用户：R50974
资源简介：Holtek单片机源码：此应用示范了使用HT48C10单片机的 16 位定时计数器产生内部中断以实现计时功能。这个应用依靠系统时钟频率作为计时的基准。此处所示的应用使用了 400KHz的系统时钟，通过内部除四分频产生 100KHz 的定时/计数器时钟。对于一个 16 位的计数...
上传时间： 2017-01-22
上传用户：wmwai1314
资源简介：用4位十进制计数器对用户输入时钟信号进行计数，计数间隔为1秒钟。计数满1秒钟后将计数值（即频率值）所存到4位寄存器中显示，并将计数器清0，在进行下一次计数。 频率计由三种模块组成：testctl为控制模块，由1Hz其准产生rst_cnt,load,cnt_en信号；cnt10为...
上传时间： 2013-12-25
上传用户：qq21508895
资源简介：可爱的 Python：将 XML 和 Python结合起来 介绍 Python 的 XML 工具
上传时间： 2015-11-13
上传用户：tonyshao
资源简介：prim算法：可以从任意结点出发,找出与之相连的最小权值的结点,连接,把连接后的结点看成是一个整体,和其他的结点的权值比较,再找出最小权值的结点连接,然后将连接上的结点再看做一个整体,依次类推,直到所有结点全部连接上 代码、测试数据。
上传时间： 2015-12-28
上传用户：waizhang
资源简介：基本思想：将整个无序序列分割成若干小的子序列分别进行插入排序。
上传时间： 2016-02-03
上传用户：zhangyigenius
资源简介：希尔排序算法基本思想：将整个无序序列分割成若干小的子序列分别进行插入排序。
上传时间： 2013-12-02
上传用户：ruan2570406
资源简介：希尔排序算法: 基本思想：将整个无序序列分割成若干小的子序列分别进行插入排序。 序列分割方法：将相隔某个增量h的元素构成一个子序列。在排序过程中，逐次减小这个增量，最后当h减到1时，进行一次插入排序，排序就完成。增量序列一般采用：ht=2t-1,1≤t≤[...
上传时间： 2013-12-19
上传用户：kikye
资源简介：递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器，并用数码管显示当前计数值
上传时间： 2013-12-16
上传用户：ardager
资源简介：(1)设计4位十进制频率计测量范围: 1Hz～9999Hz (2）测量的数值通过4个数码管显示 (3）频率超过9999Hz时，溢出指示灯亮，可以作为扩大测量范围的接口
上传时间： 2014-01-11
上传用户：pompey
资源简介：实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，例1是其VHDL描述。由实验图1所示，图中间是4位锁存器；rst是异步清信号，高电平有效；clk是锁存信号；
上传时间： 2013-12-18
上传用户：cc1015285075
资源简介：AT89s51单片机8位流水灯逐个点亮再逐个息灭、4位数码管全亮显示、喇叭发声、键盘扫描的汇编源程序
上传时间： 2017-07-26
上传用户：hoperingcong
资源简介：含计数使能、异步复位和计数值并行预置功能4位加法计数器
上传时间： 2014-08-21
上传用户：yxgi5
资源简介：并串转换器：将并行输入的信号以串行方式输出，这里要注意需先对时钟进行分频，用得到的低频信号控制时序，有利于观察结果（可以通过L灯观察结果）
上传时间： 2013-12-21
上传用户：jiahao131
资源简介：浅析Java国际化编程及其实现 注意事项：所附压缩文件I18NDemo.zip包含源程序I18NDemo.java、资源文件、编译后产生的class文件及打包后的I18N.jar文件。 在Windows平台（需要J2RE1.4.1）下，双击I18N.jar（如果所用系统上的压缩软件与jar文件建立了文件关联...
上传时间： 2013-12-23
上传用户：lingzhichao
资源简介：你用过ExeScope吗？它是能够将Exe文件中的资源进行查看并修改的工具，用此可以进行软件的汉化，这个PEView想逼近它的功能，但只能查看，暂时还不能修改。
上传时间： 2013-12-24
上传用户：love1314
资源简介：计时程序,对8253进行分频,使用二个计数器,使第二个计数器的OUT作为中断源,送到8259产生中断,在LED上显示时间
上传时间： 2015-04-15
上传用户：pompey
资源简介：这是用VHDL语言写的32位分频器的程序，可直接运行，看结果，欢迎使用。多指正，交流。
上传时间： 2015-05-11
上传用户：chenlong
资源简介：第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
上传时间： 2015-06-23
上传用户：tianyi223
资源简介：将分词后的文档内容按照word的内容，将包含word的文档进行重新组织。
上传时间： 2013-12-05
上传用户：CHINA526
资源简介：常用2、4、6及任意偶数分频器的VHDL代码实现（原创）
上传时间： 2013-12-17
上传用户：330402686
