代码搜索结果
找到约 10,000 项符合
V 的代码
v.plg
礦ision2 Build Log
Project:
E:\keilfile\10V电压表\v.uv2
Project File Date: 07/19/2007
Output:
Build target 'Target 1'
compiling v.c...
linking..
v.hex
:10054B0000C000F900A400B000990092008200F8EE
:10055B000080009000400079002400300019001248
:08056B000002007800000010FE
:100573001012000000000000000000000000000056
:08058300000004080000000064
:0C058C
v.opt
### uVision2 Project, (C) Keil Software
### Do not modify !
cExt (*.c)
aExt (*.s*; *.src; *.a*)
oExt (*.obj)
lExt (*.lib)
tExt (*.txt; *.h; *.inc)
pExt (*.plm)
CppX (*.cpp)
DaveTm {
v.lst
C51 COMPILER V7.50 V 07/21/2007 16:03:31 PAGE 1
C51 COMPILER V7.50, COMPILATION OF MODULE V
OBJECT MODULE PLACED IN v.OBJ
v.lnp
"v.obj"
TO "v"
RAMSIZE(256)
verilog.v
// generated by newgenasym Thu Apr 30 11:30:12 2009
module \74ls256 (a, \clr* , cp, \e* , \es* , o, \ps* );
input [8:0] a;
input \clr* ;
input cp;
input \e* ;
input \es* ;
sram.v
/*******************************************************************************
* (c) Copyright 1995 - 2010 Xilinx, Inc. All rights reserved. *
*
train.v
// Example Verilog State machine to control trains File: Tcontrol.v
module train (reset, clock, sensor1, sensor2, sensor3, sensor4, sensor5,
switch1, switch2, switch3, dirA, dirB,CLOCK_50);
traffic.v
/* 信号定义与说明：
CLK： 为同步时钟；
EN： 使能信号，为1的话，则控制器开始工作；
LAMPA： 控制A方向四盏灯的亮灭；其中，LAMPA0~LAMPA3 ，分别控制A方向的
左拐灯、绿灯、黄灯和红灯；
LAMPB： 控制B方向四盏灯的亮灭；其中，LAMPB0 ~ LAMPB3 ，分别控制B方向的
左拐灯、绿灯、黄灯和红灯；
ACOUNT： 用于A方向灯的时间显示，8 ...