代码搜索结果
找到约 10,000 项符合
V 的代码
w.v
/*****************************************/
/** 8bit RISC MCU desing **/
/** w module **/
/** BY yuzhijie **/
/** 2006.11.3
encode.v
/*****************************************/
/** 8bit RISC MCU desing **/
/** encode module **/
/** BY yuzhijie **/
/** 2006.10.2
alu.v
/*****************************************/
/** 8bit RISC MCU desing **/
/** alu module **/
/** BY yuzhijie **/
/** 2006.10.3
pc.v
/*****************************************/
/** 8bit RISC MCU desing **/
/** pc module **/
/** BY yuzhijie **/
/** 2006.11.1
clock.v
/*****************************************/
/** 8bit RISC MCU desing **/
/** clock module **/
/** BY yuzhijie **/
/** 2006.10.2
signal.v
/****************************************************************************
模块名称：Signal 文件名：signal.v
模块功能：用于产生测试信号，对所设计的EEPROM_WR模块进行测试。Signal模块
能对被测试模块产生的ack信号产生响应，发出模仿MCU的数据、地址信号
eeprom.v
/****************************************************************************
模块名称：EEPROM 文件名：eeprom.v
模块功能：用于模拟真实的EEPROM（AT24C02/4/8/16） 的随机读写的功能。对于符合
AT24C02/4/8/16 要求的scl和sda 随机读/写信号能
top.v
//顶层模块：
/****************************************************************************
模块名称：Top 文件名：top.v
模块功能：用于把产生测试信号的模块（Signal）与设计的具体模块（EEPROM_WR）
以及EEPROM虚拟模块连接起来的模块，用于全面测试。
模块说明：本
datactl.v
//?????
//--------------------------------------------------------------------
module datactl (data,in,data_ena);
output [7:0]data;
input [7:0]in;
input data_ena;
assign data = (data_ena)? in
counter.v
//?????
//------------------------------------------------------------------------------
module counter ( pc_addr, ir_addr, load, clock, rst);
output [12:0] pc_addr;
input [12:0] ir_addr;
input l