虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

hdl

Hardware Des cription Language  --  硬件描述语言
  • 这是CAN总线控制器的IP核

    这是CAN总线控制器的IP核,源码是由Verilog hdl编写的。其硬件结构与SJA1000类似,满足CAN2.0B协议。

    标签: CAN 总线控制器 IP核

    上传时间: 2014-01-05

    上传用户:sxdtlqqjl

  • 华为内部的FPGA设计培训教程

    华为内部的FPGA设计培训教程,详细阐述了设计流程图、Verilog hdl设计、逻辑仿真、逻辑综合。对大家的学习一定有帮助的。

    标签: FPGA 华为 培训教程

    上传时间: 2017-06-01

    上传用户:ls530720646

  • 此实验例程适用于Actel Flash架构的ProASIC3/E系列FPGA

    此实验例程适用于Actel Flash架构的ProASIC3/E系列FPGA,适合于FPGA及Verilog hdl的初学者,配套EasyFPGA030开发套件。

    标签: ProASIC Actel Flash FPGA

    上传时间: 2017-06-01

    上传用户:hgy9473

  • 60秒秒表设计

    60秒秒表设计,可暂停和分段计数等,所有功能是利用verilog hdl来描述,最后下载到CPLD/FPGA才能运行。

    标签: 秒表设计

    上传时间: 2017-06-08

    上传用户:1159797854

  • 本例是关于卷积码的一个简单算法

    本例是关于卷积码的一个简单算法,用verilog hdl语言编写,整个文档包括了产生卷积的整个工程。

    标签: 卷积码 算法

    上传时间: 2017-06-27

    上传用户:ecooo

  • DW8051单片机的设计

    DW8051单片机的设计,用hdl设计,详细的hdl设计

    标签: 8051 DW 单片机

    上传时间: 2013-12-02

    上传用户:as275944189

  • FIFO 源程序

    FIFO 源程序,verilog hdl实现,自己验证过,没问题

    标签: FIFO 源程序

    上传时间: 2013-12-19

    上传用户:aig85

  • The emphasis of this book is on real-time application of Synopsys tools, used to combat various pro

    The emphasis of this book is on real-time application of Synopsys tools, used to combat various problems seen at VDSM geometries. Readers will be exposed to an effective design methodology for handling complex, submicron ASIC designs. Significance is placed on hdl coding styles, synthesis and optimization, dynamic simulation, formal verification, DFT scan insertion, links to layout, physical synthesis, and static timing analysis. At each step, problems related to each phase of the design flow are identified, with solutions and work-around described in detail. In addition, crucial issues related to layout, which includes clock tree synthesis and back-end integration (links to layout) are also discussed at length. Furthermore, the book contains in-depth discussions on the basics of Synopsys technology libraries and hdl coding styles, targeted towards optimal synthesis solution.

    标签: application real-time Synopsys emphasis

    上传时间: 2017-07-05

    上传用户:waitingfy

  • ImpulseC Codeveloper fft code. This file implements the hardware portion of a 256 sample FFT using a

    ImpulseC Codeveloper fft code. This file implements the hardware portion of a 256 sample FFT using a radix-4 algorithm. This implementation demonstrates that results similar to hand-coded hdl can be achieved using the C language, and without using a low-level style of C code.

    标签: Codeveloper implements ImpulseC hardware

    上传时间: 2014-01-16

    上传用户:hustfanenze

  • 设计带进位算术逻辑运算单元

    设计带进位算术逻辑运算单元,根据74LS181功能表,用Verilog hdl硬件描述语言编程实现ALU181的算术逻辑运算功能,编辑实验原理图,在算术逻辑单元原理图上,将其扩展为带进位的算术逻辑运算单元,对其进行编译,并设计波形对其进行仿真验证,最后下载验证

    标签: 进位 算术逻辑运算

    上传时间: 2013-12-17

    上传用户:498732662