hdl

Hardware Des cription Language -- 硬件描述语言

自己设计的CPU

自己设计的CPU Verilog hdl语言实现的基于MIPS架构

标签： CPU

上传时间： 2017-05-22

上传用户：Fan_Luo
verilog hdl设计参考

Verilog黄金参考指南 Verilog基础知识 Verilog练习题

标签： verilog hdl

上传时间： 2017-08-16

上传用户：whyisme
CAN控制器

FPGA实现CAN控制器，Verilog hdl编写代码

标签： CAN 控制器

上传时间： 2018-12-19

上传用户：鱼塘好多鱼
流水线-点灯

用FPGA做的跑马点灯程序：采用VERILEG hdl 语言编写代码。

标签： 流水线点灯

上传时间： 2019-06-22

上传用户：70956763
riscv课程设计报告

riscv课程设计报告，用 Verilog hdl 语言实现一个五级流水线的 RISC-V 的指令子集，并在仿真软件上加载要求的测试程序和数据，仿真结果正确。只设计 CPU 流水线，不要求设计 Cache 控制器（即不考虑 cache 相联关系）。 CPU中需要的I-Cache，D-Cache用两个有限容量的片内RAM仿真代替

标签： riscv 报告

上传时间： 2020-03-20

上传用户：wssss
ARM M0实验报告

用 verilog hdl 语言搭建一个以 ARM Cortex-M0 为处理器核的嵌入式SOC系统,系统包含以下几个部分： (1)ARM Cortex-M0核 (2)AHB总线译码器 (3)AHB总线从设备多路复用器 (4)片上存储器外设 (5)LED外设 (6)七段数码管 (7)定时器 (8)UART

标签： ARM 实验报告

上传时间： 2020-03-21

上传用户：wssss
Altium_Designer_Winter_09_教程_(PDF版)

Altium Designer 基于一个软件集成平台，把为电子产品开发提供完整环境所需的工具全部整合在一个应用软件中。 Altium Designer 包含所有设计任务所需的工具：原理图和hdl 设计输入、电路仿真、信号完整性分析、PCB 设计、基于FPGA 的嵌入式系统设计和开发。另外可对Altium Designer 工作环境加以定制，以满足用户的各种不同需求。

标签： Altium_Designer_Winter PDF 09 教程

上传时间： 2021-10-18

上传用户：15129273676
华为FPGA设计规范 VERILOG约束编程规范时序分析等全套资料: FPGA技巧Xilinx.p

华为FPGA设计规范 VERILOG约束编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog hdl 华为入门教程.rarVerilog典型电路设计华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar华为Vhdl设计风格和实现.rar华为专利：一种快速无毛刺的时钟倒换方法.rar华为专利：华为小数分频.rar华为以太网时钟同步技术_时钟透传技术白皮书.rar华为硬件工程师手册目前最全版本.rar华为面经.doc华为面经.rar静态时序分析与逻辑...pdf

标签： 华为 fpga verilog

上传时间： 2021-11-05

上传用户：qdxqdxqdxqdx
IEEE_Verilog_2001

The Verilog Hardware Description Language (hdl) is defined in this standard. Verilog hdl is a formal notation intended for use in all phases of the creation of electronic systems. Because it is both machine readable and human readable,it supports the development,verification, synthesis,and testing of hardware designs; the communication of hardware design data; and the maintenance,modification,and procurement of hardware. The primary audiences for this standard are the implementors of tools supporting the language and advanced users of the language.

标签： ieee verilog

上传时间： 2021-11-09

上传用户：
ABEL硬件程序设计

硬件描述语言（英文： Hardware Description Language ，简称： hdl ）是电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言，数字电路系统的设计可以从顶层到底层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（ EDA ）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路 ASIC 或现场可编程门阵列 FPGA 自动布局布线工具，把网表转换为要实现的具体电路布线结构

标签： abel 硬件 FPGA

上传时间： 2021-12-24

上传用户：zhanglei193