虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 60秒秒表设计

60秒秒表设计

  • 资源大小:327 K
  • 上传时间: 2017-06-08
  • 上传用户:zxixi2007
  • 资源积分:2 下载积分
  • 标      签: 秒表设计

资 源 简 介

60秒秒表设计,可暂停和分段计数等,所有功能是利用verilog HDL来描述,最后下载到CPLD/FPGA才能运行。

相 关 资 源