源码文件
// // Module: DECODE_2 // Design: CAM_Top // Verilog code: RTL / Combinatorial // // Synthesis_tool Synopsys FPGA Express …
Virtex-II 源代码
VirtEx-II系列FPGA以其卓越的性能、低功耗和丰富的逻辑资源，成为数字信号处理、通信系统及嵌入式计算等领域的理想选择。该技术不仅支持高速数据传输与处理，还具备强大的可编程能力，能够满足从原型设计到产品开发各阶段的需求。对于希望深入了解或应用先进FPGA技术的工程师而言，这…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 23 / 50 页
源码文件
// // Module: DECODE_3 // Design: CAM_Top // Verilog code: RTL / Combinatorial // // Synthesis_tool Synopsys FPGA Express …
源码文件
// // Module: DECODE_1 // Design: CAM_Top // Verilog code: RTL / Combinatorial // // Synthesis_tool Synopsys FPGA Express …
源码文件
Synthesizing work.top.gen Synthesizing work.ram_r_w.select_ram @W:"syng0a00432":1829:12:1829:17|Port spo of entity virtex2.ram32…
源码文件
(edif (rename wb_slave "WB_Slave") (edifVersion 2 0 0) (edifLevel 0) (keywordMap (keywordLevel 0)) (status (writt…
源码文件
(edif (rename wb_master "WB_Master") (edifVersion 2 0 0) (edifLevel 0) (keywordMap (keywordLevel 0)) (status (wri…
源码文件
//***************************************************************************** // Copyright (c) 2006 Xilinx, Inc. // This desig…
源码文件
(edif (rename top "full_adder") (edifVersion 2 0 0) (edifLevel 0) (keywordMap (keywordLevel 0)) (status (written …
源码文件
library ieee; use ieee.std_logic_1164.all; entity dwnldpar is port( -- parallel port data, control, and status pins …
源码文件
(edif shift (edifVersion 2 0 0) (edifLevel 0) (keywordMap (keywordLevel 0)) (status (written (timeStamp 2002 4 1…