Virtex-II 源代码

VirtEx-II系列FPGA以其卓越的性能、低功耗和丰富的逻辑资源，成为数字信号处理、通信系统及嵌入式计算等领域的理想选择。该技术不仅支持高速数据传输与处理，还具备强大的可编程能力，能够满足从原型设计到产品开发各阶段的需求。对于希望深入了解或应用先进FPGA技术的工程师而言，这…

收录资源 500 份全站深度检索

共匹配 500 份工程资源 · 第 22 / 50 页

源码文件

library ieee; use ieee.std_logic_1164.all; entity dwnldpar is port( -- parallel port data, control, and status pins pp…

源码文件

# # Usage: generate.exe icon_example -f= # -devicefamily=Virtex4 -tool=xst -language=Verilog -numports=1 -outputdirectory=D…

源码文件

# # Usage: generate.exe icon -f= # -compname=icon -numports=1 -devicefamily=Virtex4 -bscanchain=1 -outputdirectory=D:\FOUND…

源码文件

JDF G // Created by Project Navigator ver 1.0 PROJECT ADI_Deserializer_AD9289_RevD DESIGN adi_deserializer_ad9289_revd DEVFAM …

源码文件

JDF G // Created by Project Navigator ver 1.0 PROJECT ADI_Deserializer DESIGN adi_deserializer DEVFAM virtex2 DEVFAMTIME 0 D…

源码文件

饮水思源精华区饮水思源站文章阅读精华区离线浏览发信人: fangf (方方), 信区: DSP 标  题: 集 成 电 路 芯&nbs…

源码文件

-- -- Module: DECODE_4 -- Design: CAM_Top -- VHDL code: RTL / Combinatorial -- -- Synthesis Synopsys FPGA Express ver. 3.2…

源码文件

-- -- Module: DECODE_3 -- Design: CAM_Top -- VHDL code: RTL / Combinatorial -- -- Synthesis Synopsys FPGA Express ver. 3.2…

源码文件

-- -- Module: DECODE_1 -- Design: CAM_Top -- VHDL code: RTL / Combinatorial -- -- Synthesis Synopsys FPGA Express ver. 3.2…

源码文件

-- -- Module: DECODE_2 -- Design: CAM_Top -- VHDL code: RTL / Combinatorial -- -- Synthesis Synopsys FPGA Express ver. 3.2…