源码文件
Verilog 源代码
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gate…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 43 / 50 页
源码文件
源码文件
# # sample NMAKE makefile to make libpli.dll for Cadence Verilog-XL, using VisualC++ on Windows # CDS_INST_DIR=c:/progra~1/cd…
源码文件
/tools/cadence/verilog/tools/bin/verilog-virsim2.2.3 -y /build/sjxfndry/rtf/x1_5.25/verilog/src/UNIVIRTEX +libext+.v tb_sdrm.v +vp…
源码文件
/tools/cadence/verilog/tools/bin/verilog-virsim2.2.3 $XILINX/verilog/src/glbl.v tb_post_route.v sdrm_par.v ../micron/mt48lc1m16a1-…
源码文件
{ "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" { } { } 3 0 "*********…
源码文件
-- NOTE: Do not edit this file. -- Auto generated by Post-Route Verilog Simulation Models -- vlog -v E:/ISPTOOLS/ISPSYS/pld/v…
源码文件
、 汉王笔试 下面是一些基本的数字电路知识问题，请简要回答之。 a) 什么是Setup 和Holdup时间？ b) 什么是竞争与冒险现象？怎样判断？如何消除？ c) 请画出用D触发器实现2倍分频的逻辑电路？ d) 什么是"线与"逻辑，要…
源码文件
{ "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" { } { } 3 0 "*********…
源码文件
-- NOTE: Do not edit this file. -- Auto generated by Post-Route Verilog Simulation Models -- vlog -v C:/ispTOOLS5_1/ispcpld/p…