mianshi.txt

面试时候的C语言考试 问题有别于一般学习时的理论考察 更贴近于实践 对找工作的你应该帮助不小

、
汉王笔试

下面是一些基本的数字电路知识问题，请简要回答之。 
a) 什么是Setup 和Holdup时间？ 
b) 什么是竞争与冒险现象？怎样判断？如何消除？ 
c) 请画出用D触发器实现2倍分频的逻辑电路？ 
d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 
e) 什么是同步逻辑和异步逻辑？ 
f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接 

口、所存器/缓冲器）。 
g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？ 
2、 可编程逻辑器件在现代电子设计中越来越重要，请问： 
a) 你所知道的可编程逻辑器件有哪些？ 
b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。 
3、 设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包 

括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？

飞利浦－大唐笔试归来

1，用逻辑们和cmos电路实现ab+cd 
2. 用一个二选一mux和一个inv实现异或 
3. 给了reg的setup,hold时间，求中间组合逻辑的delay范围。 
4. 如何解决亚稳态 
5. 用verilog/vhdl写一个fifo控制器 
6. 用verilog/vddl检测stream中的特定字符串 


信威dsp软件面试题～

)DSP和通用处理器在结构上有什么不同，请简要画出你熟悉 
的一种DSP结构图 

2)说说定点DSP和浮点DSP的定义（或者说出他们的区别） 

3）说说你对循环寻址和位反序寻址的理解 

4）请写出【－8，7】的二进制补码，和二进制偏置码。 
用Q15表示出0.5和－0.5 

扬智电子笔试

第一题：用mos管搭出一个二输入与非门。 
第二题：集成电路前段设计流程，写出相关的工具。 
第三题：名词IRQ,BIOS,USB,VHDL,SDR 
第四题：unix 命令cp -r, rm,uname 
第五题：用波形表示D触发器的功能 
第六题：写异步D触发器的verilog module 
第七题：What is PC Chipset? 
第八题：用传输门和倒向器搭一个边沿触发器 
第九题：画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。 
++++++++++++++++++++++++++++++++++
    新来的，对这些问题很感兴趣！可只会其中的一些问题，在网上找了一下回答了一些，不知道对不对，多多指教！
a) 什么是Setup 和Holdup时间？ 
   setup数据先于时钟的最小时间
   holdup数据有效保持时间
b) 什么是竞争与冒险现象？怎样判断？如何消除？ 
   电路时延造成的有用逻辑组合外的干扰信号
   判断电路是否存在竞争-冒险现象的一种方法是将电路输出函数画成卡诺图分析
   增加冗余项的可以消除电路的冒险
c) 请画出用D触发器实现2倍分频的逻辑电路？ 
   /Q接D，CK输入，Q输出。
d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
   在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与逻辑
   集电极开路门
e) 什么是同步逻辑和异步逻辑？
   电路中的存储器件为时钟控制触发器，各触发器共用同一时钟信号为同步逻辑
   电路中的存储器件可以是时钟控制触发器、非时钟控制触发器或延时器件，电路没有统一的   时钟信号为异步逻辑。
f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接 口、所存器/缓冲器）。
 不用画图了吧

g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？ 
   不可以，TTL与COMS相互之间的电源电压和输入、输出电平及电流不相同，它们之间的连接必须通过电平转换或电流转换电路

2、 可编程逻辑器件在现代电子设计中越来越重要，请问：
a) 你所知道的可编程逻辑器件有哪些？
FLEX8000 MAX7000 ATF1504 …………….
b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。 

--Quad D-Type Flip-flop
library IEEE;
use IEEE.Std_logic_1164.all;
entity HCT273 is  
   port(D : in std_logic_vector(7 downto 0);
         Q : out std_logic_vector(7 downto 0);
         CLRBAR, CLK : in std_logic);
end HCT273;

architecture VER1 of HCT273 is
begin
   Q <= (others => '0') when (CLRBAR = '0') 
            else D when rising_edge(CLK)
            else unaffected;
end VER1;

3、 设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包 括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？
框图----SCH----网络表----元件库----PCB----线路板加工----组装调试----评价----改进----OK, 应注意的问题太多了，检查检查再检查！