run_sim

这是使用VERILOG语言

/tools/cadence/verilog/tools/bin/verilog-virsim2.2.3 -y /build/sjxfndry/rtf/x1_5.25/verilog/src/UNIVIRTEX +libext+.v tb_sdrm.v +vpdports -l func_sim.log +vpdfile+func_sim.vpd