源码文件
OBJS=../classes/List.o \ ../classes/IODecl.o \ ../classes/Util.o \ ../classes/Module.o \ ../classes/BitVec.o OPTS=-lfl -olexp YA…
Verilog 源代码
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gate…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 50 / 50 页
源码文件
verilog work i2c_master_bit_ctrl.v verilog work i2c_master_byte_ctrl.v verilog work i2c_master_top.v
源码文件
verilog work i2c_master_bit_ctrl.v verilog work i2c_master_byte_ctrl.v verilog work i2c_master_top.v
源码文件
/SOC_Design.pdf////*/// D/Machine_Language/////// D/Test_Bench_Verilog/////// D/Verilog///////
源码文件
verilog work i2c_master_bit_ctrl.v verilog work i2c_master_byte_ctrl.v verilog work i2c_master_top.v
源码文件
verilog work shake.v verilog work clockcore.v verilog work clocktop.v
源码文件
F:/verilog/jingshai/key_scan1/db/key_scan1.quartus_db key_scan1
源码文件
/SOC_Design.pdf//// D/Machine_Language//// D/Test_Bench_Verilog//// D/Verilog////
源码文件
verilog work i2c_master_bit_ctrl.v verilog work i2c_master_byte_ctrl.v verilog work i2c_master_top.v
源码文件
verilog work i2c_master_bit_ctrl.v verilog work i2c_master_byte_ctrl.v verilog work i2c_master_top.v