源码文件
verilog work "mux4_1_4bits.v"
Verilog 源代码
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gate…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 49 / 50 页
源码文件
verilog work "mux2_1_6bits.v"
源码文件
verilog work "num_2bits.v"
源码文件
uart16550/rtl/verilog
源码文件
verilog/v_hier_sub.v verilog/v_hier_subsub.v verilog/v_hier_top.v
源码文件
verilog/v_hier_top.v verilog/v_hier_sub.v verilog/v_hier_subsub.v
源码文件
oc8051/bench/verilog
源码文件
oc8051/rtl/verilog
源码文件
verilog work "main-ctrl.v"
源码文件
verilog work i2c_master_bit_ctrl.v verilog work i2c_master_byte_ctrl.v