源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY comp4b IS PORT(A,B:IN BIT_VECTOR(3 DOWNTO 0); F1,F2,F3:OUT BIT); END ENTITY…
VHDL-AMS 源代码
VHDL-AMS是VHDL的一个分支，它支持模拟、数字、数模混合电路系统的建模与仿真。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 48 / 50 页
源码文件
VHDL Code: Behavioral model: LIBRARY IEEE;//standard library USE IEEE.STD_LOGIC_1164.ALL;//importing the library. //entity decl…
源码文件
library ieee;use ieee.std_logic_1164.all; entity MUX is port( A: in std_logic; B: in std_logic; S: in std_logic; Z: out std_lo…
源码文件
library ieee;use ieee.std_logic_1164.all; entity MUX is port( A: in std_logic; B: in std_logic; S: in std_logic; Z: out std_lo…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY dec24d IS PORT(A,B,EN_L:IN BIT; Q0,Q1,Q2,Q3:OUT BIT); END ENTITY; ARCHITEC…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY dec24d IS PORT(A,B,EN_L:IN BIT; Q0,Q1,Q2,Q3:OUT BIT); END ENTITY; ARCHITEC…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;//standard library packages ENTITY fullsubs IS PORT(A,B,BORIN: IN BIT; DIFF,BOR:OUT …
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;//standard library packages ENTITY fullsubs IS PORT(A,B,BORIN: IN BIT; DIFF,BOR:OUT …
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ffD IS PORT(D,CLK,RESET:IN BIT; Q,QINV:OUT BIT); END ffD; ARCHITECTURE beh…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ffD IS PORT(D,CLK,RESET:IN BIT; Q,QINV:OUT BIT); END ffD; ARCHITECTURE beh…