源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ffT IS PORT(T,CLK1,RESET:IN BIT; Q,QINV:OUT BIT); END ffT; ARCHITECTURE be…
VHDL-AMS 源代码
VHDL-AMS是VHDL的一个分支，它支持模拟、数字、数模混合电路系统的建模与仿真。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 50 / 50 页
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ffT IS PORT(T,CLK,RESET:IN BIT; Q,QINV:OUT BIT); END ffT; ARCHITECTURE beh…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; ENTITY 4mux1 IS; PORT(A,B,C,D:IN STD_LOGIC; S0,S1: I…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; ENTITY 4mux1 IS PORT(A,B,C,D:IN STD_LOGIC; S0,S1: IN…
源码文件
源码文件
源码文件
源码文件
源码文件
源码文件
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ---- Uncomment the…