xorphd.v

来自「ＦＰＧＡ实现全数字锁相环」· Verilog 代码 · 共 13 行

module xorphd(//input
            fin,fout,
           //output
               se);
input fin,fout;
output se;
wire  se;

    
assign  se=(fin^fout);

endmodule