devfreq1khz.v

来自「使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.」· Verilog 代码 · 共 14 行

module devfreq1khz(in,reset,out);

input in,reset;
output out;

//wire out;
wire a;

devfreq1000 devd(in,reset,a);

devfreq32 deve(a,reset,out);


endmodule