使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能. - 免费下载
VHDL/FPGA/Verilog资源
文件大小:6 K
💡 温馨提示:本资源由用户 cy_jing 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。
📂 共 12 个源码文件 点击文件名可在线查看源代码