VHDL/FPGA/Verilog下载 - 7,989+免费资源

电梯控制器程序设计与仿真,需要的朋友可以下栽.

采用等精度测频原理的频率计程序与仿真,需要的朋友可以下栽看看.

An output manager for Digital Oscilloscope

An Asynchronous transmitter to be used in digital oscilloscope

北航Verilog教程. Verilog HDL基本结构数据类型及常量、变量运算符及表达式语句赋值语句和块语句条件语句 ...

FPGA的集成开发环境ISE中课仿真的Verilog代码集锦

FPGA的集成开发环境ISE中课仿真的Verilog代码集锦，基本是整个数字电路中的所有代码

基于FPGA的FFT的硬件实现。其中含有部分vhdl程序

基于FPGA的FFT的硬件实现。其中含有部分vhdl程序，本论文采用基4FFT算法

FPGA应用如sd卡控制

FPGA应用如sd卡控制，led控制，vga音频控制

verilog 写的 “梁祝”乐曲演奏电路

verilog 写的多功能数字钟

verilog 写的电话计费器程序

Verilog写的 8 位超前进位加法器

基于DE2开发板

基于DE2开发板，视频图像显示设计源代码，代码调试成功

一种基于LUT的预失真方法。其中的一部分

一种基于LUT的预失真方法。其中的一部分，有参考价值。

lqlm521 2017-06-28 182 2502 K

预失真 LUT 射频

电子设计自动化中关于交通信号的转换的实现程序

电子设计自动化中关于交通信号的转换的实现程序，基于VHDL语言实现的

用verilong hdl语言编写的数据采样程序

用verilong hdl语言编写的数据采样程序，A/D采用的是TLC5260

fpga 基于FPGA的mif文件创建与使用

pore 2017-06-27 183 1454 K

FPGA MIF文件配置

本例是关于卷积码的一个简单算法

本例是关于卷积码的一个简单算法，用verilog HDL语言编写，整个文档包括了产生卷积的整个工程。

vhdl样例程序

vhdl样例程序，100个。对初学者帮助很大，希望可以有所帮助

利用VHDL编写的一个简单的16位计数器

cjf0426 2017-06-27 67 176 K

VHDL FPGA 计数器

Quartus中实现的DDS 使用的是altera提供的IP core

这是一个HDB3的译码器

这是一个HDB3的译码器，实现从HDB3双极性码到高低电平二值序列的转化

基于FPGA的DDS算法的实现

基于FPGA的DDS算法的实现，已经通过FPGA的后端仿真实现

描述 Sramoc ( K , M ) 表示用数字0、1、2…、K-1组成的自然数中能被M整除的最小数。给定 K、M

描述 Sramoc ( K , M ) 表示用数字0、1、2…、K-1组成的自然数中能被M整除的最小数。给定 K、M，求Sramoc ( K,M )。例如 K=2，M=7的时候，Sramoc( 2 , 7 ) = 1001。 ...

verilog code for 3 bit sequence detector

its a Fifo BASED design i also Interface DAC2904

lxwcqq 2017-06-26 34 4419 K

FIFO DAC2904 数字电路

通过vga通讯控制显示器显示七彩条文

通过vga通讯控制显示器显示七彩条文，通过quartus编译的程序，可用

C69222090 2017-06-26 131 271 K

VGA Quartus FPGA显示

Electric Guitar Digital Effects Processor

vhdl code for GIF Image Viewer

HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptiv

HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptive command pipeline. ...

VHDL/FPGA/Verilog

热门分类