虫虫虫开发者社区

上传资源

全电视信号编码器

VHDL/FPGA/Verilog 150 K 141 次下载 2014-01-04

资源详细信息

文件格式

RAR

文件大小

150 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2014-01-04 05:08

下载统计

141 次

所需积分

2 积分

全电视信号编码器 - 资源详细说明

全电视信号编码器，verilog的，看看有借鉴价值否？

全电视信号编码器 - 源码文件列表

本资源包含 29 个源码文件支持在线预览，点击文件名即可查看

1

dve_ccir_aps.v

2

dve_ccir_vtg.v

3

dve_ccir_mlt8x9.v

4

dve_ccir_fir.v

5

dve_ccir_lut7b.v

6

dve_ccir_top.v

7

dve_ccir_dph.v

8

dve_ccir_dds.v

9

dve_ccir_tb.v

10

dve_ccir_mlt.v

11

dve_ccir_lut.v

12

dve_ccir_aps.v

13

dve_ccir_vtg.v

14

dve_ccir_mlt8x9.v

15

dve_ccir_fir.v

查看完整源码列表 (共 29 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载全电视信号编码器

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#全电视信号 #编码器 #Verilog

相关VHDL/FPGA/Verilog资源推荐