代码搜索结果
找到约 10,000 项符合
V 的代码
vgasignal.v
/***************************************************
*VGA时序发生器,在VGA显示器上显示条纹图像,
VGA的时序图请查看工程目录下的VGA时序.PDF文档
*
*
*
****************************************************/
module VGAsignal
(
CL
dram.v
module DRAM(rst,clk,ad_over,ad_lz,ad_zx,ad_hx,code1_in,code2_in,pwm_in,ad_lz_out,ad_zx_out,ad_hx_out,code1_out,code2_out,pwm_out);
input rst;
input clk;
input ad_over;
input[2
posi.v
module posi(clk,rst,position_rever,qea_now,qea_old,qeb_now,qeb_old,count,db_clr);
input db_clr;
input clk,rst;
input position_rever;
input qea_now,qeb_now;
input
keyscan.v
//4X4键盘扫描防抖电路
module keyScan( rst, //异步复位
clk, //1k时钟输入
keyIn, //键盘读入
scan, //扫描输出
keyPressed, //按键有?输出
code); //编码输出0-f 对应SW0－－SWF
input rst,clk;
input [3:0] keyI
keyboard.v
//16个按键代表1---F，按下按键可以在7段数码管上显示相应数字
module keyboard(
code ,
col ,
valid ,
row ,
sys_clk ,
rst ,
led_7s
div.v
module div(clk,rst,clk_2,clk_4,clk_8);
input clk,rst;
output clk_2,clk_4,clk_8;
reg [2:0]cnt8;
wire clk_2,clk_4,clk_8;
always @ (posedge clk or negedge rst)
if (!rst)
begin cnt8
translater.v
module yimaqi(data_in,led_out);
input [1:0] data_in;
output [3:0] led_out;
reg [3:0] led_out;
always @ (data_in[0] or data_in[1])
case(data_in)
2'b00 : led_out = 4'b0001;
2'b01 : led_o
liangzhu.v
module liangzhu(sys_clk,rst_n,sp);
input sys_clk,rst_n;
output sp;
reg sp;
reg[3 :0] high,med,low;
reg[13:0] divider,origin;
reg[7 :0] counter;
reg[23:0] clk_cnt;
always @
convert.v
/*转换模块
用于将键盘码转换为ASCII码,并处理shift键和capslock键;
*/
module convert
( clk,
scan,
prepared,
clr,
data
);
input clk;
input [7:0] scan;
input prepared;
i
segmain.v
module segmain(clk,reset_n,datain,seg_data,seg_com);
input clk;
input reset_n;
input [15:0] datain;
output [7:0]seg_data;
output [3:0]seg_com;
reg [3:0]seg_com;
reg [7:0]seg_data;
reg [3:0