代码搜索结果
找到约 10,000 项符合
V 的代码
mac.v
module mac(input clk,
input reset,
input dv_enable,
input [7:0] rd_data_cha,
input [7:0] rd_data_chb,
input [7:0] rd_data_chc,
input [7:0] rd_data_chd,
input
lcd.v
module lcd(clk,rst,lcd_e,lcd_rw,lcd_rs,data);
input clk,rst;
output lcd_e,lcd_rw,lcd_rs;
output [7:0] data;
reg lcd_rw,lcd_rs;
reg [7:0] datain;
reg [7:0] data;
reg [10:0] state;
re
fmta.v
// megafunction wizard: %ALTMULT_ADD%
// GENERATION: STANDARD
// VERSION: WM1.0
// MODULE: ALTMULT_ADD
// ============================================================
// File Name: fmta.v
//
mulfactor.v
/*
* filename: mulfactor.v
*
* version: 2007-04-21
*
* funciton: 将I和Q路数据乘以旋转因子.因为wprom中只保存了的四象限的旋转因子,
* 所以要根据angle的最高两位,相应的调整I和Q的值,再输入到乘法器中.
* mul_s是乘减器,mul_a是乘加器.
*
*/
fmts.v
// megafunction wizard: %ALTMULT_ADD%
// GENERATION: STANDARD
// VERSION: WM1.0
// MODULE: ALTMULT_ADD
// ============================================================
// File Name: fmts.v
//
rofactor.v
/*
* filename: rofactor.v
*
* version: 2007-04-21
*
* funciton: 在rof_start出现的下一个时钟,依次输出旋转因子,共
* 输出256*3个
*
*/
module rofactor
(
rst,
clk8x,
rof_start,
angle
// ,st
counter.v
module counter(clk,rst,out);
input clk, rst;
output[15:0] out;
reg[15:0] out;
always@(posedge clk or negedge rst)
begin
if(!rst)
begin
out
liangzhu.v
module liangzhu(sys_clk,rst_n,sp);
input sys_clk,rst_n;
output sp;
reg sp;
reg[3 :0] high,med,low;
reg[13:0] divider,origin;
reg[7 :0] counter;
reg[23:0] clk_cnt;
always @
decoder.v
`timescale 1 ns/100 ps
// Version: 8.3 8.3.0.22
module Decoder(Data0,Data1,Enable,Eq);
input Data0, Data1, Enable;
output [3:0] Eq;
NAND3A NAND3A_Eq_3_inst(.A(Enable), .B(Data0),
key.v
/********************************版权声明**************************************
** 广州致远电子有限公司
**
** http://www.embedt