pll
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”
pll 全部资料 214 份
CMOS PLL Synthesizers：analysis and design -- a very good book by Keliu Shu Edgar Sánchez-Sinencio a
CMOS PLL Synthesizers：analysis and design -- a very good book by Keliu Shu Edgar Sánchez-Sinencio a...
Excel spreadsheet allowing calculation of the best R-C-C component values on the PLL Loop Back Filte
Excel spreadsheet allowing calculation of the best R-C-C component values on the PLL Loop Back Filte...
Excel spreadsheet allowing calculation of the best R-C-C component values on the PLL Loop Back Filte
Excel spreadsheet allowing calculation of the best R-C-C component values on the PLL Loop Back Filte...
MAX7044是基于晶振PLL 的VHF/UHF发射器芯片
MAX7044是基于晶振PLL 的VHF/UHF发射器芯片，在300 MHz～450 MHz频率范围内发射OOK/ASK数据，数据速率达到100 kbps，输出功率+13 dBm(50Ω负载)，电源电...
基于SystemView的仿真分析--用一阶PLL实现FM解调器
该文档为基于SystemView的仿真分析--用一阶PLL实现FM解调器总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，...