pll

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

共 214 份资源
源代码 8,888

pll 热门资料

查看全部 214 份 →
PDF文档

为锁相回路或锁相环，用来统一整合时脉讯号，使内存能正确的存取资料。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利 用锁相环路就可以实现这个目的。...

8 次下载 20125101110
其他
PDF文档

程序给出了在CCS环境下，DSP2812的锁相环代码，通过PI调节使输出角度跟踪输入角度，为整流，逆变等提供电网相位角。...

3 次下载 d1997wayne
2812
PDF文档

PLL锁相环实现时钟提取，经过验证可以使用...

4 次下载 sinotyk
pll 时钟
PDF文档

详细介绍了PLL的架构组成，各个单元的功能详解...

5 次下载
详解
PDF文档

PLL实验，一些具体实例，提高实际操作能力...

10 次下载
实验
PDF文档

PLL原理介绍，希望对研究者有所帮助，但需要对英文有一定的了解。...

7 次下载 zhanglei193
原理

pll 源代码

查看全部 8,888 份 →
pll
pll
pll
pll
pll
pll.c

pll技术资料简介

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

相关技术领域： 其他 2812 verilog 位同步 锁相 PLL 电路 时钟 详解 实验 原理 程序