pll时钟

相 关 资 源

• 基于FPGA的新的DDS+pll时钟发生器免费下载

  资源简介：基于FPGA的新的DDS+pll时钟发生器

  标签： FPGA DDS pll 时钟发生器

  上传时间： 2014-01-07

  上传用户：ma1301115706

• fpga中pll时钟实现的源代码免费下载

  资源简介：fpga中pll时钟实现的源代码，可实现倍频或分频

  标签： fpga pll 时钟 源代码

  上传时间： 2016-03-08

  上传用户：hongmo

• pll 时钟模块　　Quartus II平台的简单设计实例　附仿真波形免费下载

  资源简介：pll 时钟模块　　Quartus II平台的简单设计实例　附仿真波形

  标签： Quartus pll 时钟模块 仿真

  上传时间： 2014-11-12

  上传用户：小草123

• 能读取/更改Nvidia显卡pll时钟信息,实现软超频的linux下源程序。免费下载

  资源简介：能读取/更改Nvidia显卡pll时钟信息,实现软超频的linux下源程序。

  标签： Nvidia linux pll 读取

  上传时间： 2014-06-28

  上传用户：亚亚娟娟123

• 关于ACTEL的pll时钟微调AX_Clock_Dithering_AN免费下载

  资源简介：使用输入时钟脉宽的调整，完成pll时钟输出的微调

  标签： AX_Clock_Dithering_AN ACTEL pll 时钟

  上传时间： 2016-12-14

  上传用户：wangxiaoacc

• pll时钟免费下载

  资源简介：pll锁相环实现时钟提取，经过验证可以使用

  标签： pll 时钟

  上传时间： 2016-07-25

  上传用户：sinotyk

• 基于FPGA和pll的函数信号发生器时钟部分的实现免费下载

  资源简介：基于FPGA和pll的函数信号发生器时钟部分的实现

  标签： FPGA pll 函数信号发生器 时钟

  上传时间： 2013-08-08

  上传用户：xzt

• 使用时钟pll的源同步系统时序分析免费下载

  资源简介：使用时钟pll的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Ti...

  标签： pll 时钟 同步系统 时序分析

  上传时间： 2013-11-05

  上传用户：VRMMO

• pll是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿免费下载

  资源简介：pll是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是pll.GDF

  标签： 数据 Q5 pll 输入

  上传时间： 2014-06-09

  上传用户：daguda

• LPC23xx系列ARM时钟源的选择、pll的设置步骤以及注意事项等。PPT做的非常出色。免费下载

  资源简介：LPC23xx系列ARM时钟源的选择、pll的设置步骤以及注意事项等。PPT做的非常出色。

  标签： LPC ARM pll

  上传时间： 2016-11-18

  上传用户：

• 驱动时钟加入了pll,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级免费下载

  资源简介：驱动时钟加入了pll,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级

  标签： DDS pll NCO 驱动

  上传时间： 2017-01-16

  上传用户：ryb

• 基于FPGA和pll的函数信号发生器时钟部分的实现免费下载

  资源简介：基于FPGA和pll的函数信号发生器时钟部分的实现

  标签： FPGA pll 函数信号发生器 时钟

  上传时间： 2013-12-18

  上传用户：lht618

• pll是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定免费下载

  资源简介：pll是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是pll.GDF

  标签： Q5 数据 pll 输入

  上传时间： 2017-07-24

  上传用户：璇珠官人

• 时钟分相技术应用免费下载

  资源简介：摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79　　文献标识码:A 　　文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直...

  标签： 时钟 分相 技术应用

  上传时间： 2013-12-17

  上传用户：xg262122

• Stellaris系列微控制器的时钟免费下载

  资源简介：应用软件根据BYPASS信号的值来决定是否使用pll。如果使用pll，那么它总是输出一个200MHz的时钟信号，并且联合系统分频器（SYSDIV）共同产生系统时钟。馈送到PWM模块的时钟由系统时钟提供。如果应用中需要较低的PWM时钟，那么在时钟信号到达PWM模块前可以使用P...

  标签： Stellaris 微控制器 时钟

  上传时间： 2013-10-17

  上传用户：hjshhyy

• 时钟和低功耗模式免费下载

  资源简介：时钟和低功耗模式片内集成有pll(锁相环)电路。外接的基准晶体+pll(锁相环)电路共同组成系统时钟电路。有关引脚：XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。XTAL2：片内pll振荡器输出引脚；CLKOUT/IOP...

  标签： 时钟 低功耗 模式

  上传时间： 2013-10-24

  上传用户：1159797854

• 可重配置pll使用手册免费下载

  资源简介：本文档主要是以Altera公司的Stratix II系列的FPGA器件为例，介绍了其内嵌的增强型可重配置pll在不同的输入时钟频率之间的动态适应，其目的是通过提供pll的重配置功能，使得不需要对FPGA进行重新编程就可以通过软件手段完成pll的重新配置，以重新锁定和正常工...

  标签： pll 可重配置 使用手册

  上传时间： 2013-11-30

  上传用户：liuqy

• 可重配置pll使用手册免费下载

  资源简介：本文档主要是以Altera公司的Stratix II系列的FPGA器件为例，介绍了其内嵌的增强型可重配置pll在不同的输入时钟频率之间的动态适应，其目的是通过提供pll的重配置功能，使得不需要对FPGA进行重新编程就可以通过软件手段完成pll的重新配置，以重新锁定和正常工...

  标签： pll 可重配置 使用手册

  上传时间： 2013-11-02

  上传用户：66666

• pll是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛免费下载

  资源简介：pll是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致,...

  标签： pll 数字锁相环 接收 数字

  上传时间： 2013-12-31

  上传用户：hphh

• 简单的可配置dpll的VHDL代码。 用于时钟恢复后的相位抖动的滤波有很好的效果免费下载

  资源简介：简单的可配置dpll的VHDL代码。 用于时钟恢复后的相位抖动的滤波有很好的效果， 而且可以参数化配置pll的级数。

  标签： dpll VHDL 可配置 代码

  上传时间： 2013-12-14

  上传用户：lwwhust

• 模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由pll接在滤波器输入引脚pllF和pllF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下免费下载

  资源简介：模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由pll接在滤波器输入引脚pllF和pllF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。pll模块的电源引脚pll...

  标签： pllF2 pllF 滤波器 电容

  上传时间： 2014-01-07

  上传用户：ikemada

• 2001年全国大学生电子设计竞赛“索尼杯”得主——调频收音机 本调频收音机主要由索尼公司的FM/AM收音机芯片CXA1019、ROHM公司的pll频率合成器BU2614(本刊网站上提供了该芯片的资料免费下载

  资源简介：2001年全国大学生电子设计竞赛“索尼杯”得主——调频收音机 本调频收音机主要由索尼公司的FM/AM收音机芯片CXA1019、ROHM公司的pll频率合成器BU2614(本刊网站上提供了该芯片的资料)和单片机组成。系统以单片机AT89C51为控制核心,实现全频搜索、指定频率范围...

  标签： 2001 1019 2614 ROHM

  上传时间： 2013-12-16

  上传用户：123啊

• 一种方便的全数字时钟频率转换电路设计免费下载

  资源简介：一种方便的全数字时钟频率转换电路设计，不使用pll，转换档位多，资源占用少。

  标签： 全数字 时钟 频率转换 电路设计

  上传时间： 2013-12-19

  上传用户：a3318966

• 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的pll免费下载

  资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的pll，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...

  标签： altera FPGA pll 分频器

  上传时间： 2016-06-14

  上传用户：wpwpwlxwlx

• pll锁相环免费下载

  资源简介：pll(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。pll用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到...

  标签： pll 锁相环

  上传时间： 2021-07-23

  上传用户：紫阳帝尊

• 0011、采用实时时钟芯片DS1302+AT89C2051的红外遥控LED电子钟免费下载

  资源简介：0011、采用实时时钟芯片DS1302+AT89C2051的红外遥控LED电子钟

  标签： 0011 1302 2051 LED

  上传时间： 2013-05-28

  上传用户：eeworm

• pll电路免费下载

  资源简介：pll电路

  标签： pll 电路

  上传时间： 2013-08-01

  上传用户：eeworm

• 《匠人手记》网络版《从零开始玩转PIC 之 旋转时钟》免费下载

  资源简介：《匠人手记》网络版《从零开始玩转PIC 之 旋转时钟》

  标签： PIC 网络 旋转时钟 零

  上传时间： 2013-06-02

  上传用户：eeworm

• PCF8563 I2C 实时时钟／日历芯片 PDF版免费下载

  资源简介：PCF8563 I2C 实时时钟／日历芯片 PDF版

  标签： 8563 PCF I2C

  上传时间： 2013-08-03

  上传用户：eeworm

• 匠人手记 网络版 从零开始玩转PIC之旋转时钟免费下载

  资源简介：匠人手记 网络版 从零开始玩转PIC之旋转时钟

  标签： PIC 网络 旋转时钟 零

  上传时间： 2013-07-19

  上传用户：eeworm