pll 技术文档

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同…

收录资源 4 份全站深度检索

共匹配 4 份工程资源

PDF文档

2013-12-20 61 次下载

pll

PDF文档

锁相环是一种反馈系统，其中电压控制振荡器(VCO)和相位比较器相互连接，使得振荡器可以相对于参考信号维持恒定的相位角度。锁相环可用来从固定的低频信号生成稳定的输出高频信号等。

2013-11-22 175 次下载

pll

PDF文档

使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = M…

2013-11-05 197 次下载

pll

PDF文档

ADF4350/1系列是什么？

2013-12-27 182 次下载

pll