PLL用Maltab编的,希望大家多交流
pll 技术资料
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术,其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时,锁相环会检测到这种变化,并且通过其内部的反馈系统来调节输出频率,直到两者重新同步,这种同…
PLL论文文档,可以参考一下,希望能给大家帮助
verilog model of a PLL
Altera Quartus to Pll Source
verilog PLL的代码,和PLL 的功能介绍,希望能通过,只是简单了点
PLL设计问题汇集,值得看一下!
a pll example in matlab
实现锁相环的功能,即输出与输入信号同频率同相位的信号
在Codewarrior下编译通过,用于飞思卡尔智能车竞赛光电组AD、SCI模块
PLL基本原理,帮助你快速了解PLL的基本构成