pll
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”
共 214 份资源
pll 全部资料 214 份
PDF文档
单片机控制的DDS+PLL宽带频率合成器
介绍了DDS芯片AD9852和锁相环芯片ADF4113的主要工作原理和功能特点.介绍了DDS+PLL混合频率合成技术的原理和应用.给出了用单片机控制DDS+PLL实现2～4GHz宽带跳频频率合成器的设...
PDF文档
基于DDS和PLL技术的数字调频源的研制.pdf
资料->【C】嵌入系统->【C0】嵌入式综合->【4】单片机论文->硕士毕业论文->基于DDS和PLL技术的数字调频源的研制.pdf...
PDF文档
基于CD4046构成的PLL及应用 CD4046构成的PLL在通信、频率处理、自动控制等技术领域中应用较为广泛
基于CD4046构成的PLL及应用 CD4046构成的PLL在通信、频率处理、自动控制等技术领域中应用较为广泛，正确理解CD4046对掌握电路基本组成、原理及应用。对处理实际工程问题有很大帮助...
PDF文档
％The phase locked loop(PLL),adjusts the phase of a local oscillator ％w.r.t the incoming modulated
％The phase locked loop(PLL),adjusts the phase of a local oscillator ％w.r.t the incoming modulated ...