pll
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”
pll 全部资料 214 份
Recovering the DIR PLL Operation on the ADAV801 and ADAV803
The ADAV801 and ADAV803 are stereo codecs intended for applications such as DVD or CD recorders that...
AV系统数字调谐PLL频率合成器
文章利用LC7218 PLL频率合成器在AV领域的电调谐功能,提出了一个TV/FM/AM全景接收机设计方案,重点设计分析了LC7218与单片机之间的I/O数据结构,显示了它优良的性能....
基于PLL信号发生器的设计论文资料
这份基于PLL（锁相环）信号发生器的设计论文资料，为电子工程领域的学生和工程师提供了详尽的设计思路与实现方法。内容涵盖了从理论基础到实际电路设计的全过程，特别适合用于毕业设计或项目开发参考。通过深入解...
基于PLL信号发生器的设计论文资料
这份基于PLL信号发生器的设计论文资料，详细介绍了如何利用锁相环技术构建高效稳定的信号源。内容涵盖了从基础理论到实际电路设计的全过程，非常适合电子工程专业的学生作为毕业设计参考或工程师进行项目开发时的...
DDS-PLL组合跳频频率合成器
本资源深入解析DDS-PLL组合跳频频率合成器的设计与实现，适用于电子工程师、通信技术爱好者及高校相关专业学生。通过详细的技术文档和实例代码，帮助读者掌握直接数字合成（DDS）与锁相环（PLL）结合使...