pll
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”
共 214 份资源
pll 全部资料 214 份
PDF文档
costas for gps its a pll tracking used for gps and galileo
costas for gps its a pll tracking used for gps and galileo...
PDF文档
锁相环理论教程,PLL Theory Tutorial
This tutorials discusses the key areas of Phase Locked Loop (PLL) design, covering the main compo...
PDF文档
DDS PLL短波频率合成器设计
本文讨论了DDS+PLL 结构频率合成器硬件电路设计中需要考虑的几方面问题并给出了设计原则，依此原则我们设计了一套短波波段频率合成器，实验结果证实了其可行性。...