pll
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”
共 214 份资源
pll 全部资料 214 份
PDF文档
pll simulink models for practical nad basic understanding
pll simulink models for practical nad basic understanding...
PDF文档
thesis related to vlsi area, pll and frequency synthesizer
thesis related to vlsi area, pll and frequency synthesizer...
PDF文档
4046 CMOS PLL 锁相环电路
The CD4046BC micropower phase-locked loop (PLL) consistsof a low power, linear, voltage-contr...