使用Ｖeriolog hdl 编写手机屏测试程序．
使用Ｖeriolog hdl 编写手机屏测试程序．...
active-HDL技术资料
📦 资源总数：1147
💻 源代码：20046
📚 active-HDL全部资料 (1147个)
本CD-ROM包括《Verilog-HDL实践与应用系统设计》一书中的全部例子
本CD-ROM包括《Verilog-HDL实践与应用系统设计》一书中的全部例子，这些例子全部通过了验证。第七章以后的设计实例，不仅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至...
Verilog HDL的PLI子程序接口
Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，...
第一章 数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL
第一章 数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL...
是一本好书,verilog HDL,a guide to digital design and synthesis
是一本好书,verilog HDL,a guide to digital design and synthesis...
VERILOG HDL 实际工控项目源码 开发工具 altera quartus2
VERILOG HDL 实际工控项目源码 开发工具 altera quartus2...
硬件描述语言,verilog HDL,实现了解码器的设计
硬件描述语言,verilog HDL,实现了解码器的设计...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。...
本原码是基于Verilog HDL语言的FPGA原程序
本原码是基于Verilog HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。...