Verilog-HDL
Verilog-HDL是数字系统设计中不可或缺的硬件描述语言，广泛应用于FPGA开发、ASIC设计及仿真验证。它支持行为级、寄存器传输级和门级建模，为复杂电路设计提供了强大的表达能力。掌握Verilog-HDL对于提升工程师在集成电路领域的竞争力至关重要。本站提供3279个精选Verilog-HDL...
Verilog-HDL 热门资料
查看全部 48 份 →常用模块的Verilog-HDL设计
Verilog HDL是一种硬件描述语言（，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是...
Verilog-HDL实践与应用系统设计
本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法，在后四章，以应用系统为例详细讲解了系统设计的全过程。书中的全...
FPGA基于verilog-HDL的密码锁
以往机械锁使用繁琐，安全性低，灵活性差，应用领域有限。而密码锁可以 应用于各个领域，如电子产品的保密，系统程序的保密等各种数字信息产品的加密保密。还可通过外接物理系统，取代传统机械锁，应用于日常生活的方方面面，例如最基本的门锁。可以说电子密...
verilog-hdl教程-硬件描述语言讲解
该文档为verilog-hdl教程-硬件描述语言讲解文档，是一份还算不错的参考文档，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，...