本原码是基于Verilog HDL语言编写的
本原码是基于Verilog HDL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功....
active-HDL技术资料
📦 资源总数：1147
💻 源代码：20046
🔌 电路图：1
📚 active-HDL全部资料 (1147个)
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别....
verilog HDL原码 一种简单的同步FIFO原码
verilog HDL原码 一种简单的同步FIFO原码，可以被综合...
HDL Synthesizer and Optimizer Modeling Style Guide
HDL Synthesizer and Optimizer Modeling Style Guide...
用veilog HDL编的七段译码显示电路。自己做的第一个此类程序
用veilog HDL编的七段译码显示电路。自己做的第一个此类程序，编译仿真通过，感觉不错...
advanced digital design with the verilog hdl
advanced digital design with the verilog hdl...
verilog HDL实现先进先出栈
verilog HDL实现先进先出栈，不含测试文件...
不错的VHDL讲义?淮淼腣HDL讲义
不错的VHDL讲义?淮淼腣HDL讲义...
Verilog HDL是一种硬件描述语言
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模，想学习的这个资料对你有用。...
Verilog HDL硬件描述语言
Verilog HDL硬件描述语言，徐振林编著。pdf格式。...