本原码是基于Verilog HDL语言编写的

相 关 资 源

• 本原码是基于Verilog HDL语言编写的免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 本原码是基于Verilog HDL语言的FPGA原程序免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 该工程是基于Verilog HDL 语言编写的帧传输协议HDLC帧的发送端代码免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 是几个用Verilog HDL语言编写的源代码（里面包括实现滤波器等）免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 采用Verilog HDL语言编写的交通灯控制系统免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 采用Verilog HDL语言编写的实用电梯控制器免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 采用Verilog HDL语言编写的曼彻斯特码免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 用Verilog HDL语言编写的交通灯程序免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 采用Verilog HDL语言编写的数字频率计免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 采用Verilog HDL语言编写的多功能数字钟免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 以Verilog HDL 语言编写的一首歌曲免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 以Verilog HDL 语言编写的一首歌曲免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 用Verilog HDL 语言编写的播放梁祝的程序免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 采用Verilog HDL语言编写的步进电机位置系统免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 采用Verilog HDL语言编写的直流电动机控制系统免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• Verilog HDL语言编写的数字秒表免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 用Verilog HDL语言编写的家用空调温度控制器免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 基于Verilog HDL语言的FPGA源程序免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 这是一个用Verilog HDL语言编写的交通灯程序。可以用Quartus II运行。免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 用HDL语言编写的通用fifo源码免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 用verilong HDL语言编写的数据采样程序免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 这是一个用C语言编写的哈夫曼编/译码器程序免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 《Verilog HDL语言编程》 常有加法器（基于Verilog）免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 用Verilog语言编写的全数字锁相环的源代码,基于fpga平台免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 精通Verilog HDL语言编程源码之1--常用加法器设计免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 精通Verilog HDL语言编程源码之2--常用乘法器设计免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 精通Verilog HDL语言编程源码之3--伽罗华域乘法器设计免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：

• 精通Verilog HDL语言编程源码之4--常用除法器设计免费下载

  资源简介：

  标签：

  上传时间：

  上传用户：