This Verilog HDL description implements a UART.
This Verilog HDL description implements a UART....
active-HDL技术资料
📦 资源总数：1147
💻 源代码：20046
📚 active-HDL全部资料 (1147个)
Verilog HDL编写的CPU模型
Verilog HDL编写的CPU模型，很经典，比较通用...
Verilog HDL编写的总线功能模型
Verilog HDL编写的总线功能模型，十分有用，需要的下载...
xlinix 公司的 SPARTAN-3 片子 Spartan-3E HDL 设计库指南 本人正在使用 如果需要其他信息的 可以和我联系
xlinix 公司的 SPARTAN-3 片子 Spartan-3E HDL 设计库指南 本人正在使用 如果需要其他信息的 可以和我联系...
Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool
Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool，這套軟體主要不是用來跑模擬或看波形，它最強大的功能是：能夠在HDL sour...
计数器 同步异步预置数清零 verilog hdl 编写
计数器 同步异步预置数清零 verilog hdl 编写...
Verilog HDL实现的I2C Slave模拟
Verilog HDL实现的I2C Slave模拟...
一本关于veirlog hdl的好书
一本关于veirlog hdl的好书，里面有实例可以参考，也讲了语法。...
pli_handbook_examples_pc verilog hdl 与C的接口的典型例子
pli_handbook_examples_pc verilog hdl 与C的接口的典型例子...
ABEL 语言参考书 详细介绍了ABEL的语法 是HDL硬件设计的初级语言. 对HDL硬件设计人员仍然有用.
ABEL 语言参考书 详细介绍了ABEL的语法 是HDL硬件设计的初级语言. 对HDL硬件设计人员仍然有用....