欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们 网站地图 注册
上传资源

This Verilog HDL description implements a UART.

其他 4 K 111 次下载

资源详细信息

文件格式
RAR
文件大小
4 K
资源分类
其他
上传者
发布时间
下载统计
111 次
所需积分
2 积分

This Verilog HDL description implements a UART. - 资源详细说明

This Verilog HDL description implements a UART.

This Verilog HDL description implements a UART. - 源码文件列表

本资源包含 1 个源码文件 支持在线预览，点击文件名即可查看

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 This Verilog HDL description i

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

  • 本资源需消耗 2积分
  • 24小时内重复下载不扣分
  • 支持断点续传功能
  • 资源永久有效可用

使用说明

  • 下载后使用解压软件解压
  • 推荐使用 WinRAR 或 7-Zip
  • 如有密码请查看资源说明
  • 解压后即可正常使用

积分获取方式

  • 上传优质资源获得积分
  • 每日签到免费领取积分
  • 邀请好友注册获得奖励
  • 查看详情 →

相关技术标签

点击标签浏览更多相关其他资源：

相关其他资源推荐

1

This Verilog HDL description implements a UART....
111 次 1055 浏览
2

This Verilog HDL description implements a UART Version 1.1 : Original Creation 2.1 : added commen...
81 次 1127 浏览
3

What is Verilog? &#10149 Verilog HDL is a Hardware Description Language (HDL) &#10149 Verilog HDL ...
34 次 1101 浏览
4

I2c 接口源码，通过UART 收发查看数据是否正确。...
7 次 7994 浏览
5

this a UART source code using Verilog....
139 次 1098 浏览
6

UART using Verilog hdl...
35 次 1077 浏览
7

Implements a 16550/16750 UART core...
135 次 1250 浏览
8

UART Verilog hdl 实现...
200 次 1075 浏览
9

Description: This program demonstrates a half-duplex 9600-baud UART using // Timer_A3 using no XTAL...
57 次 1129 浏览
10

UART实验Verilog HDL代码，用于FPGA...
100 次 1088 浏览