Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

相 关 资 源

• Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。免费下载

  资源简介：Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

  标签： Verilog Modsim iout HDL

  上传时间： 2014-01-15

  上传用户：lanwei

• 用汇编写的串并转换程序免费下载

  资源简介：用汇编写的串并转换程序，在masm 下调试

  标签： 汇编 串并转换 程序

  上传时间： 2015-05-01

  上传用户：klin3139

• 用Verilog HDL编写的并串转换模块免费下载

  资源简介：用Verilog HDL编写的并串转换模块，在ISE软件仿真过，也可综合

  标签： Verilog HDL 编写 转换模块

  上传时间： 2014-10-10

  上传用户：han_zh

• 一个可综合的串并转换接口Verilog源代码免费下载

  资源简介：一个可综合的串并转换接口Verilog源代码

  标签： Verilog 串并转换 接口 源代码

  上传时间： 2014-01-07

  上传用户：txfyddz

• 用Verilog HDL编写的0832源程序免费下载

  资源简介：用Verilog HDL编写的0832源程序，实现对0832实现D/A转换。也可方便地转换为vHDL源程序。

  标签： Verilog 0832 HDL 编写

  上传时间： 2013-11-25

  上传用户：qiao8960

• 用Verilog HDL编写的基于fpga的动态数码管显示程序。免费下载

  资源简介：用Verilog HDL编写的基于fpga的动态数码管显示程序。

  标签： Verilog fpga HDL 编写

  上传时间： 2017-07-09

  上传用户：13681659100

• ：CPLD 可编程技术具有功能集成度高、设计灵活、开发周期短、成本低等特 点。介绍基于ATMEL 公司的CPLD 芯片ATF1508AS 设计的串并转换和高速 USB 及其在高速高精度数据采集系统免费下载

  资源简介：：CPLD 可编程技术具有功能集成度高、设计灵活、开发周期短、成本低等特 点。介绍基于ATMEL 公司的CPLD 芯片ATF1508AS 设计的串并转换和高速 USB 及其在高速高精度数据采集系统中的应用

  标签： CPLD ATMEL 1508 ATF

  上传时间： 2017-09-18

  上传用户：SimonQQ

• 这是一个Verilog HDL编写的RISC cpu的程序免费下载

  资源简介：这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。

  标签： Verilog RISC HDL cpu

  上传时间： 2015-03-26

  上传用户：qiao8960

• Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序免费下载

  资源简介：Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。

  标签： Verilog C68013 68013 SLAVE

  上传时间： 2016-10-13

  上传用户：ljmwh2000

• 自己编写的串并变换的fpga程序免费下载

  资源简介：自己编写的串并变换的fpga程序，使用Verilog语言

  标签： fpga 编写 变换 程序

  上传时间： 2017-02-25

  上传用户：zhangliming420

• 利用Verilog HDL编写的浮点加法器运算单元免费下载

  资源简介：利用Verilog HDL编写的浮点加法器运算单元，单精度。

  标签： Verilog HDL 编写 浮点

  上传时间： 2013-11-29

  上传用户：王庆才

• 用Verilog HDL编写的秒表设计免费下载

  资源简介：用Verilog HDL编写的秒表设计，可以实现百分之一秒，十分之一秒，秒，十秒等功能。

  标签： Verilog HDL 编写 秒表设计

  上传时间： 2017-07-09

  上传用户：离殇

• Verilog HDL 编写的PWM免费下载

  资源简介：Verilog HDL 编写的PWM，是初学CPLD者入门Z资源，epm7128stc100-10

  标签： Verilog HDL PWM 编写

  上传时间： 2013-08-30

  上传用户：aa54

• Verilog HDL编写的CPU模型免费下载

  资源简介：Verilog HDL编写的CPU模型，很经典，比较通用

  标签： Verilog HDL CPU 编写

  上传时间： 2013-12-24

  上传用户：龙飞艇

• Verilog HDL编写的总线功能模型免费下载

  资源简介：Verilog HDL编写的总线功能模型，十分有用，需要的下载

  标签： Verilog HDL 编写 总线

  上传时间： 2013-12-20

  上传用户：ls530720646

• Verilog HDL 编写的PWM免费下载

  资源简介：Verilog HDL 编写的PWM，是初学CPLD者入门Z资源，epm7128stc100-10

  标签： Verilog HDL PWM 编写

  上传时间： 2015-09-05

  上传用户：gdgzhym

• Verilog HDL编写的出租车计费系统免费下载

  资源简介：Verilog HDL编写的出租车计费系统

  标签： Verilog HDL 编写 出租车计费系统

  上传时间： 2015-11-20

  上传用户：nanshan

• 用Verilog HDL编写的一些例程免费下载

  资源简介：用Verilog HDL编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了

  标签： Verilog HDL 编写

  上传时间： 2013-12-20

  上传用户：fhzm5658

• Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现免费下载

  资源简介：Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现

  标签： Verilog CPLD HDL 编写

  上传时间： 2016-06-12

  上传用户：米卡

• 用Verilog HDL编写的VGA显示驱动程序免费下载

  资源简介：用Verilog HDL编写的VGA显示驱动程序

  标签： Verilog HDL VGA 编写

  上传时间： 2013-12-09

  上传用户：banyou

• Verilog HDL编写的4条指令CPU免费下载

  资源简介：Verilog HDL编写的4条指令CPU

  标签： Verilog HDL CPU 编写

  上传时间： 2014-01-27

  上传用户：Ants

• 这是asp.net^和Visual C++Sharp编写的串并口通讯的书籍 源代码免费下载

  资源简介：这是asp.net^和Visual C++Sharp编写的串并口通讯的书籍 源代码，对于学习串口程序很有 帮助

  标签： Visual Sharp asp net

  上传时间： 2014-01-22

  上传用户：sqq

• 该文件时RAM的源文件和测试文件以及仿真文件免费下载

  资源简介：该文件时RAM的源文件和测试文件以及仿真文件

  标签： RAM 测试 仿真

  上传时间： 2013-12-19

  上传用户：skhlm

• flash音乐播放器 一个非常漂亮的韩国mp3播放器 包含源文件和.swf文件免费下载

  资源简介：flash音乐播放器 一个非常漂亮的韩国mp3播放器 包含源文件和.swf文件

  标签： flash mp3 swf 音乐播放器

  上传时间： 2014-01-24

  上传用户：cazjing

• 基于FPGA的多路高速串并转换器设计免费下载

  资源简介：高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16...

  标签： FPGA 多路 串并转换

  上传时间： 2013-11-03

  上传用户：王小奇

• 基于FPGA的多路高速串并转换器设计免费下载

  资源简介：高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16...

  标签： FPGA 多路 串并转换

  上传时间： 2013-11-17

  上传用户：hxy200501

• 基于Verilog HDL语言的FPGA源程序免费下载

  资源简介：本原码是基于Verilog HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。

  标签： Verilog FPGA HDL 语言

  上传时间： 2013-09-01

  上传用户：1417818867

• 本原码是基于Verilog HDL语言的FPGA原程序免费下载

  资源简介：本原码是基于Verilog HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。

  标签： Verilog FPGA HDL 语言

  上传时间： 2015-08-04

  上传用户：15071087253

• 用VHDL编写的并串转换和串并转换实例免费下载

  资源简介：用VHDL编写的并串转换和串并转换实例，希望对您有所帮助，其中输入数据是时钟的16倍

  标签： VHDL 编写 串并转换 转换

  上传时间： 2015-06-08

  上传用户：1079836864

• 本文分别以GPI0口直接连接、串并转换连接、CPLD分部连接三种方法阐述了无外部总线的Philips ARM微控制器LPC2l0X与点阵图形液晶显示器的接口设计,并给出了硬件电路框图和主要程序。免费下载

  资源简介：本文分别以GPI0口直接连接、串并转换连接、CPLD分部连接三种方法阐述了无外部总线的Philips ARM微控制器LPC2l0X与点阵图形液晶显示器的接口设计,并给出了硬件电路框图和主要程序。

  标签： Philips LPC2l0X GPI0 CPLD

  上传时间： 2014-01-22

  上传用户：爺的气质