源码文件
// // Verilog Module dwt_final_lib.dwt2_tb.arch_name // // Created: // by - VLSI4.UNKNOWN (VLSI04) // at - 10:48…
VLSI+Design 源代码
汇集 VLSI+Design 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 13 / 50 页
源码文件
// // Verilog Module dwt2_lib.fsm.arch_name // // Created: // by - VLSI4.UNKNOWN (VLSI04) // at - 16:00:47 03/21…
源码文件
// // Verilog Module dwt2_lib.int2fixed.arch_name // // Created: // by - VLSI4.UNKNOWN (VLSI04) // at - 15:45:20…
源码文件
// // Verilog Module dwt_final_lib.fixed2int.arch_name // // Created: // by - VLSI4.UNKNOWN (VLSI04) // at - 15:…
源码文件
// // Verilog Module dwt_final_lib.top_module_tb.arch_name // // Created: // by - VLSI4.UNKNOWN (VLSI04) // at -…
源码文件
// // Verilog Module dwt_final_lib.mux.arch_name // // Created: // by - VLSI4.UNKNOWN (VLSI04) // at - 15:34:02 …
源码文件
// HDLi Version 3.0d IP Bundle 1999.08.25 // Parameters: counter -b4 -t0 -p1 -f0 -L0 -C -R -M -l vsc983 -padlib vst8p31 -Syn…
源码文件
Date: Thu, 21 Nov 1996 19:49:48 GMT Server: Apache/1.1.1 Content-type: text/html Content-length: 2266 Last-modified: Sun, 21 J…
源码文件
Date: Wednesday, 20-Nov-96 19:28:36 GMT Server: NCSA/1.3 MIME-version: 1.0 Content-type: text/html Last-modified: Tuesday, 19-Nov-…
源码文件
Date: Wed, 15 Jan 1997 00:27:25 GMT Server: Apache/1.0.5 Content-type: text/html Content-length: 1048 Last-modified: Thu, 07 N…