PLL

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

资源总数

207

PLL 全部资料 207 份

基于CD4046构成的PLL及应用 CD4046构成的PLL在通信、频率处理、自动控制等技术领域中应用较为广泛，正确理解CD4046对掌握电路基本组成、原理及应用。对处理实际工程问题有很大帮助

2014-01-17 77 PLL

ADF4350/1系列是什么？

2013-12-27 182 PLL

DDS（直接数字频率合成）技术是一门在频率合成领域的新兴技术，具有响应时间短，精度高等优点。而PLL（Phase Locked Loop）锁相环技术虽然工作速度慢，但稳定可靠。VXI 总线具有

2024-03-19 1 PLL

A new PLL topology and a new simplified linear model are presented. The new fractional-N synthesizer presents no referen...

2016-04-14 193 PLL

2015-06-15 138 PLL

2014-01-11 38 PLL

资料->【C】嵌入系统->【C0】嵌入式综合->【4】单片机论文->硕士毕业论文->基于DDS和PLL技术的数字调频源的研制.pdf

2024-12-31 7 PLL

2013-12-23 55 PLL

Excel spreadsheet allowing calculation of the best R-C-C component values on the PLL Loop Back Filter

2014-10-14 158 PLL

Excel spreadsheet allowing calculation of the best R-C-C component values on the PLL Loop Back Filter.

2014-01-14 46 PLL