PLL

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

资源总数

207

PLL 全部资料 207 份

Altera可重配置PLL使用手册0414-3。

2013-11-08 72 PLL

Altera可重配置PLL使用手册0414-3。

2013-10-17 58 PLL

老外的PLL锁相环原理和应用介绍，很不错！

2024-01-02 10 PLL

资料->【E】光盘论文->【E1】斯坦福博士论文->04 calgary PhD Improving Tracking Performance of PLL in High Dynamic Applications.pdf

2024-10-11 5 PLL

2014-12-03 158 PLL

介绍了锁相环PLL的实现原理，可以为VHDL实现PLL提供参考。

2013-12-26 178 PLL

这个是三星arm9芯片的PLL源码，不可多得啊

2016-09-29 37 PLL

可以直接控制HMC830，HMC833，在ISE中编译和仿真通过，可以修改少数寄存器内容直接控制HMC704。

2022-10-11 5 PLL

锁相技术相关专辑 38册 209M锁相环(PLL)电路设计与应用.pdf

2014-05-05 103 PLL

2017-08-30 85 PLL