PLL

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

资源总数

207

PLL 全部资料 207 份

adi提供adc环路滤波器的设计工具，excl表格。

2023-03-25 5 PLL

锁相环PLL原理与应用教程，讲的通俗易懂

2023-08-30 5 PLL

The ADAV801 and ADAV803 are stereo codecs intended for applications such as DVD or CD recorders that

2024-02-21 2 PLL

This tutorials discusses the key areas of Phase Locked Loop (PLL) design, covering the main compo

2024-03-10 3 PLL

本程序是一个PLL仿真程序，分为参数设置，仿真和后显示三部分.

2015-07-20 138 PLL

2014-01-02 190 PLL

2013-11-26 72 PLL

难得一见的DDS-PLL组合跳频频率合成器技术资料，涵盖高频信号生成与动态频率调节核心原理，适合通信与射频工程领域研究者参考。

2026-03-07 3 PLL

fpga中pll时钟实现的源代码，可实现倍频或分频

2016-03-08 102 PLL

8051单片机结合BU2614的PLL程序，并由普通遥控器进行操作。

2016-08-31 77 PLL