PLL

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

资源总数

207

PLL 全部资料 207 份

dsp5509的pll使用例程，可以很好帮助大家学习DSP，是我开发板带的例程，希望和大家分享。

2014-11-02 23 PLL

roland.best写的PLL的设计，仿真及应用，第五版

2014-01-20 199 PLL

ADI公司的引用笔记，讲解了锁相环在通信接收机和发射机的应用

2017-03-13 2 PLL

静态pll实验程序，在actel的fusion系列FPGA中综合通过

2017-03-01 161 PLL

锁相环（PLL）simulink仿真，加深对PLL的理解

2013-12-21 100 PLL

锁相环是一种反馈系统，其中电压控制振荡器(VCO)和相位比较器相互连接，使得振荡器可以相对于参考信号维持恒定的相位角度。锁相环可用来从固定的低频信号生成稳定的输出高频信号等。

2013-11-22 175 PLL

The CD4046BC micropower phase-locked loop (PLL) consistsof a low power, linear, voltage-contr

2024-03-02 6 PLL

使用Cyclone器件中的PLL使用Cyclone器件中的PLL使用Cyclone器件中的PLL

2024-08-29 10 PLL

pll锁相环仿真程序，经过测试，并附上仿真图，值得学习

2016-01-23 28 PLL

2013-12-10 68 PLL